1. 项目概述与I2C总线核心价值如果你正在用LPC2101这类老牌ARM7芯片做项目大概率绕不开I2C总线。传感器、EEPROM、RTC时钟芯片这些外设十有八九都靠这两根线SDA和SCL跟你对话。手册里那些密密麻麻的状态码和流程图初看确实让人头大但一旦搞明白你会发现I2C的驱动写起来其实有种解谜的乐趣尤其是基于状态机的中断服务程序ISR写好了既高效又稳定。我当年第一次调LPC2103的I2C对着NXP那份UM10161手册里的状态表Table 135, 136这些琢磨了整整两天。问题不在于协议本身而在于如何把手册里那些冷冰冰的“状态码-响应动作”表格翻译成你代码里一个清晰、健壮的状态机。这份手册特别是第11章几乎是LPC210x系列I2C编程的“圣经”它详细定义了主/从模式下每一个可能的状态比如0x40、0x60、0xA8并告诉你硬件进入这个状态后软件应该做什么、写什么寄存器、接下来硬件会怎么动。这篇文章我就结合自己踩过的坑和项目经验带你把这些表格“嚼碎了”理解。我们不只讲“要怎么做”更重点剖析“为什么这么做”以及在实际编程中那些手册里没明说但至关重要的细节。目标是让你看完后能自己动手写出一个鲁棒性强、可维护的I2C驱动而不是对着示例代码照猫画虎。2. I2C协议精要与LPC210x硬件特性在深入状态码之前我们必须对齐基础认知。I2C协议本身大家可能都懂但LPC210x的实现有其特定之处理解这些是看懂状态表的前提。2.1 I2C协议核心机制回顾I2C通信就像一场由主设备Master主导的对话。主设备控制时钟线SCL发起和结束通信。每个从设备Slave都有一个唯一的7位地址。通信总是以**起始条件S开始以停止条件P**结束。起始条件后主设备发送一个字节高7位是从设备地址最低位是读写方向位R/W#0表示主设备要写数据到从设备W1表示主设备要从从设备读数据R。每个字节8位传输后接收方必须发送一个应答位ACK低电平。如果没有应答NACK高电平通常意味着传输出错或从设备无法处理。协议还支持重复起始条件Sr它可以在不释放总线不发停止条件的情况下切换读写方向或寻址另一个从设备这对于复合操作比如先写寄存器地址再读数据非常有用。2.2 LPC210x I2C接口硬件架构LPC210x的I2C模块是一个独立的硬件状态机。这对我们开发者来说是天大的好事——它意味着大部分繁琐的位定时、起始/停止条件生成、仲裁逻辑都由硬件完成了。我们的软件只需要做两件事配置与初始化设置时钟频率、自身从机地址等。响应状态中断在I2C硬件完成一个动作如发送完地址、收到一个字节后它会拉高一个中断标志SI并更新状态寄存器I2CSTAT到一个特定的值。我们的中断服务程序ISR就需要根据这个状态码执行手册表格里规定的“应用软件响应”然后清除SI标志让硬件继续下一步。这种“硬件状态机 软件查表驱动”的模式是高效利用此类硬件外设的关键。整个驱动的核心就是一个巨大的switch(i2c_stat)语句。2.3 关键寄存器速览驱动开发时我们主要和这几个寄存器打交道I2CONSET / I2CONCLR控制寄存器。我们通过向SET寄存器写1来置位标志位向CLR寄存器写1来清除标志位。关键位包括I2EN使能I2C模块。STA软件置1硬件会在总线空闲时产生起始条件。STO软件置1硬件会在当前字节传输后产生停止条件。传输完成后硬件自动清零。SI串行中断标志。硬件在状态改变时置1软件必须在ISR中通过向I2CONCLR的SI位写1来清除它否则硬件会卡住。AA应答标志。这是最容易混淆的位之一。当模块作为接收方无论是主接收还是从接收时AA1表示它将在下一个应答时钟脉冲期间输出低电平ACKAA0则输出高电平NACK。它直接影响了下一次传输的应答行为。I2DAT数据寄存器。要发送的数据写入这里接收到的数据从这里读取。重要在清除SI标志之前必须完成对I2DAT的读写操作根据状态码要求。I2STAT状态寄存器。只读保存了当前I2C总线状态和硬件状态的编码。这就是我们驱动状态机的“输入”。I2ADR从机地址寄存器。当芯片作为从机时它的7位地址写在这里。最低位GCGeneral Call置1则表示也响应全局呼叫地址0x00。I2SCLH / I2SCLL时钟占空比寄存器用于设置主模式下的SCL时钟频率。注意对I2CON的操作强烈建议使用I2CONSET和I2CONCLR而不是直接写I2CON。因为有些位是只读的如SI直接赋值可能覆盖其他配置位导致难以调试的错误。3. 状态码详解与驱动状态机设计手册里最核心的就是那几张状态表Master Transmitter, Master Receiver, Slave Receiver, Slave Transmitter。我们以主接收模式Master Receiver为例把整个流程和代码逻辑串起来讲透。其他模式是类似的思路。3.1 主接收模式Master Receiver流程拆解假设一个典型场景主设备我们的LPC210x要从一个I2C EEPROM从设备的某个地址读取N个字节数据。主设备发送起始条件S。主设备发送从设备地址 写方向位SLAW告诉EEPROM“我要写数据给你”。这一步是为了写入要读取的内存地址EEPROM应答ACK。主设备发送要读取的EEPROM内部地址一个或多个字节。EEPROM对每个地址字节应答ACK。主设备发送重复起始条件Sr。主设备发送从设备地址 读方向位SLAR告诉EEPROM“现在我要从你那里读数据了”。EEPROM应答ACK。主设备开始接收数据字节每接收一个字节主设备需要发送一个应答ACK给EEPROM告诉它“继续发”直到最后一个字节主设备发送非应答NACK然后发送停止条件P。LPC210x的硬件状态机精确地对应了上述每一个步骤。3.2 关键状态码解析与软件响应我们结合表135Master Receiver mode来走一遍代码逻辑。假设我们已经初始化好I2C模块I2EN1设置了时钟频率并启动了传输设置了STA1。状态 0x08: “A START condition has been transmitted.”硬件状态起始条件已成功发送到总线上。总线进入“起始条件已发送”状态。软件响应我们必须立即将要寻址的从机地址和读方向位写入I2DAT。例如EEPROM地址是0xA0那么I2DAT 0xA0 | 0x01(因为读方向位R1)。然后清除SI位I2CONCLR (1SI)让硬件继续。硬件下一步硬件将自动发送I2DAT中的SLAR并接收来自从机的应答位。完成后SI再次置位状态码更新。实操心得这里I2DAT的赋值和SI的清零必须在中断服务程序中快速完成。通常我们会定义一个i2c_state变量和i2c_buffer在状态0x08时从缓冲区取出目标地址写入I2DAT。状态 0x40: “SLAR has been transmitted; ACK has been received.”硬件状态从机地址SLAR已发送并且从机给出了应答ACK。这意味着从机识别了地址并准备发送数据。这是主接收模式第一个关键状态。软件响应此时我们尚未收到数据需要为接收第一个数据字节做准备。响应取决于我们计划接收多少个字节如果只接收一个字节在收到一个字节后我们应该回复NACK然后停止。所以此时应设置AA0下次收到数据后回NACK。然后清除SI。如果要接收多个字节在收到一个字节后我们需要回复ACK让从机继续发。所以此时应保持AA1。然后清除SI。表格中还列出了“No I2DAT action”因为此时I2DAT是空的刚发完地址我们不需要读写它。硬件下一步硬件将开始接收第一个数据字节并根据我们设置的AA位在第九个时钟脉冲应答位输出相应的电平ACK或NACK。接收完成后SI置位状态码变为0x50或0x58。为什么是AA很多新手会困惑AA位不是“应答使能”吗怎么在主模式也用它在这里AA位的含义是“在下一个即将到来的应答时钟周期本模块作为接收方将输出的电平”。在主接收模式下我们是数据的接收方所以我们需要用AA位来控制是发送ACK继续要数据还是NACK停止发送。状态 0x50: “Data byte has been received; ACK has been returned.”硬件状态一个数据字节已接收并存放在I2DAT中并且我们主设备在上一个应答时钟周期发出了ACK因为我们之前设置了AA1。软件响应必须立即从I2DAT读取这个数据字节保存到你的缓冲区。然后决定后续动作如果后面还有数据要接收保持AA1清除SI。硬件会继续接收下一个字节。如果这是倒数第二个数据下一个是最后一个设置AA0清除SI。这样在接收最后一个字节后我们会回复NACK。如果这就是最后一个数据但之前AA误设为1导致发了ACK这是一个错误状态通常需要发停止条件。但规范流程应在状态0x58处理最后一个字节。硬件下一步如果我们保持AA1硬件会继续接收下一个字节状态会再次回到0x50如果从机继续应答或进入其他状态。状态 0x58: “Data byte has been received; NOT ACK has been returned.”硬件状态一个数据字节已接收并且我们主设备在上一个应答时钟周期发出了NACK因为我们之前设置了AA0。这通常发生在接收最后一个字节之后。软件响应必须立即从I2DAT读取这最后一个数据字节。然后我们需要结束传输STA0, STO1, SI0发送停止条件P。这是最常用的方式。STA1, STO0, SI0发送重复起始条件Sr用于连续的复合操作。STA1, STO1, SI0先发停止条件紧跟着发一个起始条件总线释放后立即抢占。硬件下一步硬件将根据我们的设置产生停止或重复起始条件然后SI置位状态码跳转到新的状态如发停止条件后如果使能从机模式可能进入0xA0等状态或者总线空闲等待下一次操作。状态 0x48: “SLAR has been transmitted; NOT ACK has been received.”硬件状态从机地址SLAR已发送但从机回复了NACK。这意味着总线上没有设备响应这个地址或者目标设备忙。软件响应传输失败。通常我们有几种选择重试设置STA1清除SI硬件会在总线空闲后重新发送起始条件状态0x08我们可以重试整个序列。这是最常用的。放弃并释放总线设置STO1清除SI发送一个停止条件让总线恢复正常。复合操作设置STA1, STO1清除SI先停后启。避坑指南在实际代码中一定要为0x48和0x38仲裁丢失等错误状态设置超时和重试机制。简单的while(retry_count--)循环比无限重试更可靠。3.3 状态机驱动框架示例代码下面是一个极度简化的主接收模式状态机框架用于说明逻辑结构// 定义状态码 #define I2C_START_SENT 0x08 #define I2C_MR_SLA_R_ACK 0x40 #define I2C_MR_SLA_R_NACK 0x48 #define I2C_MR_DATA_RECV_ACK 0x50 #define I2C_MR_DATA_RECV_NACK 0x58 #define I2C_ARBITRATION_LOST 0x38 // 全局状态变量 volatile uint8_t i2c_state; volatile uint8_t i2c_buffer[256]; volatile uint8_t i2c_index; volatile uint8_t i2c_count; volatile uint8_t i2c_slave_addr; volatile uint8_t i2c_result; // 0成功, 其他错误码 void I2C_IRQHandler(void) __irq { uint8_t stat I2STAT; // 读取状态寄存器 switch(stat) { case I2C_START_SENT: // 起始条件已发出发送从机地址读 I2DAT i2c_slave_addr | 0x01; // SLAR i2c_index 0; // 重置缓冲区索引 I2CONCLR (1SI); // 清除中断继续 break; case I2C_MR_SLA_R_ACK: // 从机地址已发送且收到ACK if(i2c_count 1) { // 如果只接收一个字节收到后发NACK I2CONCLR (1AA); // AA0, 下次回NACK } else { // 接收多个字节收到后发ACK I2CONSET (1AA); // AA1, 下次回ACK } I2CONCLR (1SI); break; case I2C_MR_DATA_RECV_ACK: // 收到一个数据字节且我们回了ACK i2c_buffer[i2c_index] I2DAT; // 保存数据 if(i2c_index (i2c_count - 1)) { // 如果下一个是最后一个字节准备回NACK I2CONCLR (1AA); // AA0 } // 否则AA保持为1默认 I2CONCLR (1SI); break; case I2C_MR_DATA_RECV_NACK: // 收到最后一个数据字节我们回了NACK i2c_buffer[i2c_index] I2DAT; // 保存最后一个数据 i2c_result 0; // 标记成功 // 发送停止条件结束传输 I2CONSET (1STO); I2CONCLR (1SI) | (1STA); // 注意STO位硬件会自动清除 break; case I2C_MR_SLA_R_NACK: // 从机未应答地址 i2c_result 1; // 地址错误 I2CONSET (1STO); // 发送停止条件释放总线 I2CONCLR (1SI); break; case I2C_ARBITRATION_LOST: // 仲裁丢失多主竞争总线失败 i2c_result 2; // 仲裁丢失错误 // 可以尝试重新开始 I2CONSET (1STA); // 硬件会在总线空闲后重发START I2CONCLR (1SI); break; // ... 处理其他必要状态 default: // 遇到未处理的状态发送停止条件复位总线 I2CONSET (1STO); I2CONCLR (1SI); i2c_result 0xFF; // 未知状态错误 break; } VICVectAddr 0; // 中断向量地址清零针对ARM7 VIC }这个框架清晰地展示了如何将手册中的状态表映射为代码。每个case对应一个状态码软件响应严格遵循表格中的“Application software response”。4. 从模式与特殊状态处理理解了主模式从模式就相对容易了因为大部分逻辑是对称的。关键在于AA位在从模式下的双重作用。4.1 从接收模式Slave Receiver核心AA位的动态控制在从模式下AA应答使能位不仅控制数据接收后的应答还控制着从机是否响应自身的地址。状态 0x60: “Own SLAW has been received; ACK has been returned.”从机收到了自己的地址写方向并且已经回复了ACK。此时从机应准备接收数据。软件可以设置AA1准备接收数据并回复ACK或AA0准备在接收第一个数据后回复NACK这通常用于通知主机“我不再接收”。然后清除SI。状态 0x80: “Previously addressed with own SLV address; DATA has been received; ACK has been returned.”从机在地址被寻址后又收到了一个数据字节并且回复了ACK。软件必须读取I2DAT获取数据。然后再次通过设置AA位来决定对下一个数据字节的应答态度。重要技巧利用AA位实现“从机流控制”。例如一个从机接收缓冲区快满了它可以在状态0x80处理完数据后将AA位清零。这样当主机发送下一个数据字节时从机会回复NACK。主机收到NACK就知道应该停止发送或采取其他措施。从机在清空缓冲区后可以重新置位AA恢复接收。这是手册里提到但很少被深入利用的高级特性。4.2 特殊状态码0xF8 与 0x00这两个状态码不直接对应某个传输状态但至关重要。状态 0xF8: “No relevant state information available; SI 0.”这个状态表示“没有可用信息”通常出现在状态转换间隙或者I2C模块未参与传输时。在中断服务程序中如果读到0xF8通常直接忽略并返回即可不要做任何寄存器操作。这是正常现象不是错误。状态 0x00: “Bus error.”总线错误。这是严重错误通常由非法的起始/停止条件例如在数据传输过程中SDA或SCL被意外干扰引起。软件响应必须设置STO1并清除SI。注意这里STA保持为0。硬件动作硬件会释放SDA和SCL线但不会产生停止条件复位内部状态到“未寻址的从机模式”并自动清除STO位。恢复策略在0x00状态的服务例程中除了上述操作你的驱动应该记录这个错误并可能触发一个完整的I2C模块重新初始化先I2EN0再重新配置以确保状态机彻底复位。简单地清除错误并继续有时可能不可靠。4.3 总线仲裁与超时处理手册第8.10-8.13节描述了几种特殊情况仲裁丢失、总线被锁死SDA/SCL被拉低、强制访问总线。仲裁丢失0x38, 0x68, 0x78, 0xB0在多主系统中当两个主机同时开始传输通过SDA线进行“线与”仲裁时失败的一方会进入这些状态。标准处理方法是在ISR中设置STA1。这样一旦检测到总线空闲硬件会自动重新发送起始条件无需软件轮询总线状态。这是硬件提供的一个非常优雅的重试机制。总线锁死处理这是实际项目中最讨厌的问题。例如一个从机芯片死机持续拉低SDA线。SCL被拉低无解。只能排查是哪个设备拉低了SCL。SDA被拉低但SCL正常LPC210x的硬件提供了帮助。如果软件设置STA1试图发起起始条件但发现SDA为低总线忙硬件会自动在SCL上产生额外的时钟脉冲最多9个试图“帮助”那个拉低SDA的设备完成当前字节传输。如果SDA被释放硬件会继续产生正常的起始条件。这个过程完全由硬件完成CPU只需设置STA并等待。这在实际调试中能挽救很多因从机异常导致总线挂起的情况。强制访问Forced Access当总线因异常START/STOP条件而永久显示为“忙”时可以同时设置STA1和STO1。硬件会表现得像收到了一个STOP条件然后尝试发送START。这相当于一个软件强制复位总线序列。5. 实战构建健壮的I2C驱动层基于状态机的驱动不能只写一个中断服务程序就了事。我们需要构建一个完整的、易于使用的驱动层。5.1 驱动层设计要点状态与上下文管理中断服务程序ISR必须是可重入的并且执行速度要快。像前面示例中的i2c_buffer,i2c_index,i2c_count,i2c_result等变量必须声明为volatile因为它们在主程序和ISR中被共同访问。更好的做法是定义一个i2c_transaction_t结构体封装一次完整传输的所有信息。异步接口提供如I2C_Master_ReadAsync(slave_addr, buffer, length)的接口。这个函数启动传输设置STA后立即返回。传输完成或出错通过回调函数、信号量或查询i2c_result标志来通知主程序。这避免了在轮询中阻塞整个系统。错误处理与重试在ISR中对于0x48NACK、0x38仲裁丢失等错误不要仅仅记录错误。可以设计一个重试计数器。例如在状态0x48如果不是重试可以重新设置STA1进行重试最多3次超过次数再上报失败。超时机制必须为每次I2C传输设置超时。可以在启动传输时启动一个硬件定时器在ISR完成时停止定时器。如果定时器超时说明I2C传输卡死在某个状态可能是总线异常这时应该在超时中断中执行强制恢复操作设置STO1甚至暂时禁用再使能I2C模块I2EN0; I2EN1并上报超时错误。5.2 初始化代码示例与配置细节void I2C_Init(uint32_t clock_freq_khz, uint8_t own_slave_addr) { // 1. 引脚功能配置 (以P0.2为SDA0, P0.3为SCL0为例) PINSEL0 (PINSEL0 ~(0xF 4)) | (0x5 4); // 设置P0.2, P0.3为I2C0功能 // 2. 设置I2C时钟频率 (假设PCLK 15MHz) // I2C频率 PCLK / (I2SCLH I2SCLL) // 目标100kHz则半周期为 PCLK/(2*100k) 15000/200 75个PCLK周期 // 平分给高电平和低电平各约75。实际需微调。 uint32_t half_cycle (15000000UL / (clock_freq_khz * 1000UL * 2)); I2SCLH half_cycle; I2SCLL half_cycle; // 3. 设置自身从机地址如果用到从机模式 I2ADR (own_slave_addr 1); // 地址左移一位最低位是GC位 // 4. 使能I2C中断并连接到VIC向量中断控制器 VICVectAddr14 (uint32_t)I2C_IRQHandler; // I2C0通常映射到VIC slot 14 VICVectCntl14 0x20 | 9; // 0x20为使能9为I2C0中断号需查手册确认 VICIntEnable | (1 9); // 5. 使能I2C模块同时使能从机应答进入从机模式 // I2EN1, AA1, STA0, STO0, SI0 I2CONSET (1 I2EN) | (1 AA); // 6. 初始化全局事务状态变量 i2c_transaction.status I2C_IDLE; i2c_transaction.result I2C_OK; }5.3 常见问题排查实录问题I2C中断只进入一次然后卡死。排查99%的原因是在中断服务程序ISR中没有清除SI标志位。必须确保在每个状态分支的最后执行了I2CONCLR (1SI);。用调试器查看I2STAT寄存器值如果卡在某个非0xF8的状态不动基本就是SI没清。问题能发送地址但收不到数据或数据错乱。排查AA位设置错误在主接收模式接收最后一个字节前必须将AA清零以发送NACK。如果忘记清零主机会一直发ACK从机就会一直发数据直到主机发送停止条件但此时可能多收了无效数据。数据读取时机错误必须在清除SI之前从I2DAT读取数据对于接收状态或写入数据对于发送状态。如果先清了SI硬件可能已经更新了I2DAT。缓冲区管理错误检查i2c_index和i2c_count的管理逻辑防止数组越界或索引未重置。问题从机模式不响应。排查I2ADR地址配置确保写入I2ADR的是7位从机地址左移一位后的值。例如从机地址0x50应写入I2ADR 0x50 1即0xA0。AA位未使能在从机初始化时必须设置AA1否则从机不会应答自己的地址。在传输过程中动态清除AA可以用于流控但初始化时必须为1。中断未开启从机模式完全依赖中断。确保I2C中断已在VIC中正确使能且全局中断已开启__enable_irq()或操作CPSR。问题总线锁死SCL或SDA被拉低。应急处理在代码中添加一个“总线恢复函数”在检测到超时后调用。这个函数可以临时将I2C引脚配置为GPIO。以GPIO模式模拟输出几个SCL时钟脉冲同时确保SDA为输入。模拟一个停止条件SDA从低到高的跳变发生在SCL高电平期间。将引脚功能切换回I2C。重新初始化I2C模块。根本解决检查硬件上拉电阻通常4.7kΩ是否接好所有设备电源是否正常是否有设备在热插拔时冲击了总线。调试I2C一个逻辑分析仪是必不可少的。它能直观地展示起始、停止、地址、数据、ACK/NACK位的波形让你快速定位是协议问题、硬件问题还是你软件状态机响应逻辑的问题。把分析仪抓到的波形和你的代码状态切换一一对照是学习I2C驱动最有效的方法。
LPC210x I2C状态机驱动详解：从协议原理到健壮代码实现
1. 项目概述与I2C总线核心价值如果你正在用LPC2101这类老牌ARM7芯片做项目大概率绕不开I2C总线。传感器、EEPROM、RTC时钟芯片这些外设十有八九都靠这两根线SDA和SCL跟你对话。手册里那些密密麻麻的状态码和流程图初看确实让人头大但一旦搞明白你会发现I2C的驱动写起来其实有种解谜的乐趣尤其是基于状态机的中断服务程序ISR写好了既高效又稳定。我当年第一次调LPC2103的I2C对着NXP那份UM10161手册里的状态表Table 135, 136这些琢磨了整整两天。问题不在于协议本身而在于如何把手册里那些冷冰冰的“状态码-响应动作”表格翻译成你代码里一个清晰、健壮的状态机。这份手册特别是第11章几乎是LPC210x系列I2C编程的“圣经”它详细定义了主/从模式下每一个可能的状态比如0x40、0x60、0xA8并告诉你硬件进入这个状态后软件应该做什么、写什么寄存器、接下来硬件会怎么动。这篇文章我就结合自己踩过的坑和项目经验带你把这些表格“嚼碎了”理解。我们不只讲“要怎么做”更重点剖析“为什么这么做”以及在实际编程中那些手册里没明说但至关重要的细节。目标是让你看完后能自己动手写出一个鲁棒性强、可维护的I2C驱动而不是对着示例代码照猫画虎。2. I2C协议精要与LPC210x硬件特性在深入状态码之前我们必须对齐基础认知。I2C协议本身大家可能都懂但LPC210x的实现有其特定之处理解这些是看懂状态表的前提。2.1 I2C协议核心机制回顾I2C通信就像一场由主设备Master主导的对话。主设备控制时钟线SCL发起和结束通信。每个从设备Slave都有一个唯一的7位地址。通信总是以**起始条件S开始以停止条件P**结束。起始条件后主设备发送一个字节高7位是从设备地址最低位是读写方向位R/W#0表示主设备要写数据到从设备W1表示主设备要从从设备读数据R。每个字节8位传输后接收方必须发送一个应答位ACK低电平。如果没有应答NACK高电平通常意味着传输出错或从设备无法处理。协议还支持重复起始条件Sr它可以在不释放总线不发停止条件的情况下切换读写方向或寻址另一个从设备这对于复合操作比如先写寄存器地址再读数据非常有用。2.2 LPC210x I2C接口硬件架构LPC210x的I2C模块是一个独立的硬件状态机。这对我们开发者来说是天大的好事——它意味着大部分繁琐的位定时、起始/停止条件生成、仲裁逻辑都由硬件完成了。我们的软件只需要做两件事配置与初始化设置时钟频率、自身从机地址等。响应状态中断在I2C硬件完成一个动作如发送完地址、收到一个字节后它会拉高一个中断标志SI并更新状态寄存器I2CSTAT到一个特定的值。我们的中断服务程序ISR就需要根据这个状态码执行手册表格里规定的“应用软件响应”然后清除SI标志让硬件继续下一步。这种“硬件状态机 软件查表驱动”的模式是高效利用此类硬件外设的关键。整个驱动的核心就是一个巨大的switch(i2c_stat)语句。2.3 关键寄存器速览驱动开发时我们主要和这几个寄存器打交道I2CONSET / I2CONCLR控制寄存器。我们通过向SET寄存器写1来置位标志位向CLR寄存器写1来清除标志位。关键位包括I2EN使能I2C模块。STA软件置1硬件会在总线空闲时产生起始条件。STO软件置1硬件会在当前字节传输后产生停止条件。传输完成后硬件自动清零。SI串行中断标志。硬件在状态改变时置1软件必须在ISR中通过向I2CONCLR的SI位写1来清除它否则硬件会卡住。AA应答标志。这是最容易混淆的位之一。当模块作为接收方无论是主接收还是从接收时AA1表示它将在下一个应答时钟脉冲期间输出低电平ACKAA0则输出高电平NACK。它直接影响了下一次传输的应答行为。I2DAT数据寄存器。要发送的数据写入这里接收到的数据从这里读取。重要在清除SI标志之前必须完成对I2DAT的读写操作根据状态码要求。I2STAT状态寄存器。只读保存了当前I2C总线状态和硬件状态的编码。这就是我们驱动状态机的“输入”。I2ADR从机地址寄存器。当芯片作为从机时它的7位地址写在这里。最低位GCGeneral Call置1则表示也响应全局呼叫地址0x00。I2SCLH / I2SCLL时钟占空比寄存器用于设置主模式下的SCL时钟频率。注意对I2CON的操作强烈建议使用I2CONSET和I2CONCLR而不是直接写I2CON。因为有些位是只读的如SI直接赋值可能覆盖其他配置位导致难以调试的错误。3. 状态码详解与驱动状态机设计手册里最核心的就是那几张状态表Master Transmitter, Master Receiver, Slave Receiver, Slave Transmitter。我们以主接收模式Master Receiver为例把整个流程和代码逻辑串起来讲透。其他模式是类似的思路。3.1 主接收模式Master Receiver流程拆解假设一个典型场景主设备我们的LPC210x要从一个I2C EEPROM从设备的某个地址读取N个字节数据。主设备发送起始条件S。主设备发送从设备地址 写方向位SLAW告诉EEPROM“我要写数据给你”。这一步是为了写入要读取的内存地址EEPROM应答ACK。主设备发送要读取的EEPROM内部地址一个或多个字节。EEPROM对每个地址字节应答ACK。主设备发送重复起始条件Sr。主设备发送从设备地址 读方向位SLAR告诉EEPROM“现在我要从你那里读数据了”。EEPROM应答ACK。主设备开始接收数据字节每接收一个字节主设备需要发送一个应答ACK给EEPROM告诉它“继续发”直到最后一个字节主设备发送非应答NACK然后发送停止条件P。LPC210x的硬件状态机精确地对应了上述每一个步骤。3.2 关键状态码解析与软件响应我们结合表135Master Receiver mode来走一遍代码逻辑。假设我们已经初始化好I2C模块I2EN1设置了时钟频率并启动了传输设置了STA1。状态 0x08: “A START condition has been transmitted.”硬件状态起始条件已成功发送到总线上。总线进入“起始条件已发送”状态。软件响应我们必须立即将要寻址的从机地址和读方向位写入I2DAT。例如EEPROM地址是0xA0那么I2DAT 0xA0 | 0x01(因为读方向位R1)。然后清除SI位I2CONCLR (1SI)让硬件继续。硬件下一步硬件将自动发送I2DAT中的SLAR并接收来自从机的应答位。完成后SI再次置位状态码更新。实操心得这里I2DAT的赋值和SI的清零必须在中断服务程序中快速完成。通常我们会定义一个i2c_state变量和i2c_buffer在状态0x08时从缓冲区取出目标地址写入I2DAT。状态 0x40: “SLAR has been transmitted; ACK has been received.”硬件状态从机地址SLAR已发送并且从机给出了应答ACK。这意味着从机识别了地址并准备发送数据。这是主接收模式第一个关键状态。软件响应此时我们尚未收到数据需要为接收第一个数据字节做准备。响应取决于我们计划接收多少个字节如果只接收一个字节在收到一个字节后我们应该回复NACK然后停止。所以此时应设置AA0下次收到数据后回NACK。然后清除SI。如果要接收多个字节在收到一个字节后我们需要回复ACK让从机继续发。所以此时应保持AA1。然后清除SI。表格中还列出了“No I2DAT action”因为此时I2DAT是空的刚发完地址我们不需要读写它。硬件下一步硬件将开始接收第一个数据字节并根据我们设置的AA位在第九个时钟脉冲应答位输出相应的电平ACK或NACK。接收完成后SI置位状态码变为0x50或0x58。为什么是AA很多新手会困惑AA位不是“应答使能”吗怎么在主模式也用它在这里AA位的含义是“在下一个即将到来的应答时钟周期本模块作为接收方将输出的电平”。在主接收模式下我们是数据的接收方所以我们需要用AA位来控制是发送ACK继续要数据还是NACK停止发送。状态 0x50: “Data byte has been received; ACK has been returned.”硬件状态一个数据字节已接收并存放在I2DAT中并且我们主设备在上一个应答时钟周期发出了ACK因为我们之前设置了AA1。软件响应必须立即从I2DAT读取这个数据字节保存到你的缓冲区。然后决定后续动作如果后面还有数据要接收保持AA1清除SI。硬件会继续接收下一个字节。如果这是倒数第二个数据下一个是最后一个设置AA0清除SI。这样在接收最后一个字节后我们会回复NACK。如果这就是最后一个数据但之前AA误设为1导致发了ACK这是一个错误状态通常需要发停止条件。但规范流程应在状态0x58处理最后一个字节。硬件下一步如果我们保持AA1硬件会继续接收下一个字节状态会再次回到0x50如果从机继续应答或进入其他状态。状态 0x58: “Data byte has been received; NOT ACK has been returned.”硬件状态一个数据字节已接收并且我们主设备在上一个应答时钟周期发出了NACK因为我们之前设置了AA0。这通常发生在接收最后一个字节之后。软件响应必须立即从I2DAT读取这最后一个数据字节。然后我们需要结束传输STA0, STO1, SI0发送停止条件P。这是最常用的方式。STA1, STO0, SI0发送重复起始条件Sr用于连续的复合操作。STA1, STO1, SI0先发停止条件紧跟着发一个起始条件总线释放后立即抢占。硬件下一步硬件将根据我们的设置产生停止或重复起始条件然后SI置位状态码跳转到新的状态如发停止条件后如果使能从机模式可能进入0xA0等状态或者总线空闲等待下一次操作。状态 0x48: “SLAR has been transmitted; NOT ACK has been received.”硬件状态从机地址SLAR已发送但从机回复了NACK。这意味着总线上没有设备响应这个地址或者目标设备忙。软件响应传输失败。通常我们有几种选择重试设置STA1清除SI硬件会在总线空闲后重新发送起始条件状态0x08我们可以重试整个序列。这是最常用的。放弃并释放总线设置STO1清除SI发送一个停止条件让总线恢复正常。复合操作设置STA1, STO1清除SI先停后启。避坑指南在实际代码中一定要为0x48和0x38仲裁丢失等错误状态设置超时和重试机制。简单的while(retry_count--)循环比无限重试更可靠。3.3 状态机驱动框架示例代码下面是一个极度简化的主接收模式状态机框架用于说明逻辑结构// 定义状态码 #define I2C_START_SENT 0x08 #define I2C_MR_SLA_R_ACK 0x40 #define I2C_MR_SLA_R_NACK 0x48 #define I2C_MR_DATA_RECV_ACK 0x50 #define I2C_MR_DATA_RECV_NACK 0x58 #define I2C_ARBITRATION_LOST 0x38 // 全局状态变量 volatile uint8_t i2c_state; volatile uint8_t i2c_buffer[256]; volatile uint8_t i2c_index; volatile uint8_t i2c_count; volatile uint8_t i2c_slave_addr; volatile uint8_t i2c_result; // 0成功, 其他错误码 void I2C_IRQHandler(void) __irq { uint8_t stat I2STAT; // 读取状态寄存器 switch(stat) { case I2C_START_SENT: // 起始条件已发出发送从机地址读 I2DAT i2c_slave_addr | 0x01; // SLAR i2c_index 0; // 重置缓冲区索引 I2CONCLR (1SI); // 清除中断继续 break; case I2C_MR_SLA_R_ACK: // 从机地址已发送且收到ACK if(i2c_count 1) { // 如果只接收一个字节收到后发NACK I2CONCLR (1AA); // AA0, 下次回NACK } else { // 接收多个字节收到后发ACK I2CONSET (1AA); // AA1, 下次回ACK } I2CONCLR (1SI); break; case I2C_MR_DATA_RECV_ACK: // 收到一个数据字节且我们回了ACK i2c_buffer[i2c_index] I2DAT; // 保存数据 if(i2c_index (i2c_count - 1)) { // 如果下一个是最后一个字节准备回NACK I2CONCLR (1AA); // AA0 } // 否则AA保持为1默认 I2CONCLR (1SI); break; case I2C_MR_DATA_RECV_NACK: // 收到最后一个数据字节我们回了NACK i2c_buffer[i2c_index] I2DAT; // 保存最后一个数据 i2c_result 0; // 标记成功 // 发送停止条件结束传输 I2CONSET (1STO); I2CONCLR (1SI) | (1STA); // 注意STO位硬件会自动清除 break; case I2C_MR_SLA_R_NACK: // 从机未应答地址 i2c_result 1; // 地址错误 I2CONSET (1STO); // 发送停止条件释放总线 I2CONCLR (1SI); break; case I2C_ARBITRATION_LOST: // 仲裁丢失多主竞争总线失败 i2c_result 2; // 仲裁丢失错误 // 可以尝试重新开始 I2CONSET (1STA); // 硬件会在总线空闲后重发START I2CONCLR (1SI); break; // ... 处理其他必要状态 default: // 遇到未处理的状态发送停止条件复位总线 I2CONSET (1STO); I2CONCLR (1SI); i2c_result 0xFF; // 未知状态错误 break; } VICVectAddr 0; // 中断向量地址清零针对ARM7 VIC }这个框架清晰地展示了如何将手册中的状态表映射为代码。每个case对应一个状态码软件响应严格遵循表格中的“Application software response”。4. 从模式与特殊状态处理理解了主模式从模式就相对容易了因为大部分逻辑是对称的。关键在于AA位在从模式下的双重作用。4.1 从接收模式Slave Receiver核心AA位的动态控制在从模式下AA应答使能位不仅控制数据接收后的应答还控制着从机是否响应自身的地址。状态 0x60: “Own SLAW has been received; ACK has been returned.”从机收到了自己的地址写方向并且已经回复了ACK。此时从机应准备接收数据。软件可以设置AA1准备接收数据并回复ACK或AA0准备在接收第一个数据后回复NACK这通常用于通知主机“我不再接收”。然后清除SI。状态 0x80: “Previously addressed with own SLV address; DATA has been received; ACK has been returned.”从机在地址被寻址后又收到了一个数据字节并且回复了ACK。软件必须读取I2DAT获取数据。然后再次通过设置AA位来决定对下一个数据字节的应答态度。重要技巧利用AA位实现“从机流控制”。例如一个从机接收缓冲区快满了它可以在状态0x80处理完数据后将AA位清零。这样当主机发送下一个数据字节时从机会回复NACK。主机收到NACK就知道应该停止发送或采取其他措施。从机在清空缓冲区后可以重新置位AA恢复接收。这是手册里提到但很少被深入利用的高级特性。4.2 特殊状态码0xF8 与 0x00这两个状态码不直接对应某个传输状态但至关重要。状态 0xF8: “No relevant state information available; SI 0.”这个状态表示“没有可用信息”通常出现在状态转换间隙或者I2C模块未参与传输时。在中断服务程序中如果读到0xF8通常直接忽略并返回即可不要做任何寄存器操作。这是正常现象不是错误。状态 0x00: “Bus error.”总线错误。这是严重错误通常由非法的起始/停止条件例如在数据传输过程中SDA或SCL被意外干扰引起。软件响应必须设置STO1并清除SI。注意这里STA保持为0。硬件动作硬件会释放SDA和SCL线但不会产生停止条件复位内部状态到“未寻址的从机模式”并自动清除STO位。恢复策略在0x00状态的服务例程中除了上述操作你的驱动应该记录这个错误并可能触发一个完整的I2C模块重新初始化先I2EN0再重新配置以确保状态机彻底复位。简单地清除错误并继续有时可能不可靠。4.3 总线仲裁与超时处理手册第8.10-8.13节描述了几种特殊情况仲裁丢失、总线被锁死SDA/SCL被拉低、强制访问总线。仲裁丢失0x38, 0x68, 0x78, 0xB0在多主系统中当两个主机同时开始传输通过SDA线进行“线与”仲裁时失败的一方会进入这些状态。标准处理方法是在ISR中设置STA1。这样一旦检测到总线空闲硬件会自动重新发送起始条件无需软件轮询总线状态。这是硬件提供的一个非常优雅的重试机制。总线锁死处理这是实际项目中最讨厌的问题。例如一个从机芯片死机持续拉低SDA线。SCL被拉低无解。只能排查是哪个设备拉低了SCL。SDA被拉低但SCL正常LPC210x的硬件提供了帮助。如果软件设置STA1试图发起起始条件但发现SDA为低总线忙硬件会自动在SCL上产生额外的时钟脉冲最多9个试图“帮助”那个拉低SDA的设备完成当前字节传输。如果SDA被释放硬件会继续产生正常的起始条件。这个过程完全由硬件完成CPU只需设置STA并等待。这在实际调试中能挽救很多因从机异常导致总线挂起的情况。强制访问Forced Access当总线因异常START/STOP条件而永久显示为“忙”时可以同时设置STA1和STO1。硬件会表现得像收到了一个STOP条件然后尝试发送START。这相当于一个软件强制复位总线序列。5. 实战构建健壮的I2C驱动层基于状态机的驱动不能只写一个中断服务程序就了事。我们需要构建一个完整的、易于使用的驱动层。5.1 驱动层设计要点状态与上下文管理中断服务程序ISR必须是可重入的并且执行速度要快。像前面示例中的i2c_buffer,i2c_index,i2c_count,i2c_result等变量必须声明为volatile因为它们在主程序和ISR中被共同访问。更好的做法是定义一个i2c_transaction_t结构体封装一次完整传输的所有信息。异步接口提供如I2C_Master_ReadAsync(slave_addr, buffer, length)的接口。这个函数启动传输设置STA后立即返回。传输完成或出错通过回调函数、信号量或查询i2c_result标志来通知主程序。这避免了在轮询中阻塞整个系统。错误处理与重试在ISR中对于0x48NACK、0x38仲裁丢失等错误不要仅仅记录错误。可以设计一个重试计数器。例如在状态0x48如果不是重试可以重新设置STA1进行重试最多3次超过次数再上报失败。超时机制必须为每次I2C传输设置超时。可以在启动传输时启动一个硬件定时器在ISR完成时停止定时器。如果定时器超时说明I2C传输卡死在某个状态可能是总线异常这时应该在超时中断中执行强制恢复操作设置STO1甚至暂时禁用再使能I2C模块I2EN0; I2EN1并上报超时错误。5.2 初始化代码示例与配置细节void I2C_Init(uint32_t clock_freq_khz, uint8_t own_slave_addr) { // 1. 引脚功能配置 (以P0.2为SDA0, P0.3为SCL0为例) PINSEL0 (PINSEL0 ~(0xF 4)) | (0x5 4); // 设置P0.2, P0.3为I2C0功能 // 2. 设置I2C时钟频率 (假设PCLK 15MHz) // I2C频率 PCLK / (I2SCLH I2SCLL) // 目标100kHz则半周期为 PCLK/(2*100k) 15000/200 75个PCLK周期 // 平分给高电平和低电平各约75。实际需微调。 uint32_t half_cycle (15000000UL / (clock_freq_khz * 1000UL * 2)); I2SCLH half_cycle; I2SCLL half_cycle; // 3. 设置自身从机地址如果用到从机模式 I2ADR (own_slave_addr 1); // 地址左移一位最低位是GC位 // 4. 使能I2C中断并连接到VIC向量中断控制器 VICVectAddr14 (uint32_t)I2C_IRQHandler; // I2C0通常映射到VIC slot 14 VICVectCntl14 0x20 | 9; // 0x20为使能9为I2C0中断号需查手册确认 VICIntEnable | (1 9); // 5. 使能I2C模块同时使能从机应答进入从机模式 // I2EN1, AA1, STA0, STO0, SI0 I2CONSET (1 I2EN) | (1 AA); // 6. 初始化全局事务状态变量 i2c_transaction.status I2C_IDLE; i2c_transaction.result I2C_OK; }5.3 常见问题排查实录问题I2C中断只进入一次然后卡死。排查99%的原因是在中断服务程序ISR中没有清除SI标志位。必须确保在每个状态分支的最后执行了I2CONCLR (1SI);。用调试器查看I2STAT寄存器值如果卡在某个非0xF8的状态不动基本就是SI没清。问题能发送地址但收不到数据或数据错乱。排查AA位设置错误在主接收模式接收最后一个字节前必须将AA清零以发送NACK。如果忘记清零主机会一直发ACK从机就会一直发数据直到主机发送停止条件但此时可能多收了无效数据。数据读取时机错误必须在清除SI之前从I2DAT读取数据对于接收状态或写入数据对于发送状态。如果先清了SI硬件可能已经更新了I2DAT。缓冲区管理错误检查i2c_index和i2c_count的管理逻辑防止数组越界或索引未重置。问题从机模式不响应。排查I2ADR地址配置确保写入I2ADR的是7位从机地址左移一位后的值。例如从机地址0x50应写入I2ADR 0x50 1即0xA0。AA位未使能在从机初始化时必须设置AA1否则从机不会应答自己的地址。在传输过程中动态清除AA可以用于流控但初始化时必须为1。中断未开启从机模式完全依赖中断。确保I2C中断已在VIC中正确使能且全局中断已开启__enable_irq()或操作CPSR。问题总线锁死SCL或SDA被拉低。应急处理在代码中添加一个“总线恢复函数”在检测到超时后调用。这个函数可以临时将I2C引脚配置为GPIO。以GPIO模式模拟输出几个SCL时钟脉冲同时确保SDA为输入。模拟一个停止条件SDA从低到高的跳变发生在SCL高电平期间。将引脚功能切换回I2C。重新初始化I2C模块。根本解决检查硬件上拉电阻通常4.7kΩ是否接好所有设备电源是否正常是否有设备在热插拔时冲击了总线。调试I2C一个逻辑分析仪是必不可少的。它能直观地展示起始、停止、地址、数据、ACK/NACK位的波形让你快速定位是协议问题、硬件问题还是你软件状态机响应逻辑的问题。把分析仪抓到的波形和你的代码状态切换一一对照是学习I2C驱动最有效的方法。
