循环码和卷积码与组合逻辑电路和时序逻辑电路的关系

一、核心分类差错控制编码分为两大类分组码代表循环码 和 卷积码1. 循环码分组码1本质特性1. 属于分组码、无记忆编码把连续信息流切成一段段固定长度的信息分组每一组校验位只由当前本组信息比特计算得出和前面所有历史码组无关。2. 电路对应关系只对当前一组比特做模2运算不需要保存历史输入。对应数字电子技术里的组合逻辑电路无记忆元件。2数学模型线性代数1. 在二元域 \mathbb{F}_2 上构造码字2. 循环码是n维线性空间内的k维线性子空间3. 码字多项式一定可以被生成多项式 g(x) 整除c(x)m(x)g(x)。4. 系统循环码编码公式c(x)x^{n-k}m(x)r(x)r(x) 是 x^{n-k}m(x) 除以 g(x) 的余式多项式长除法等价于高斯消元。3编码器硬件由带反馈的移位寄存器异或门构成完成模 g(x) 除法运算。一帧编码完成后寄存器清零不保留上一组数据符合“无记忆”特点。4关键特点- 无记忆码组之间相互独立- 严格分块编码- 适合用多项式、近世代数分析- 纠错能力强多用于信道差错控制。2. 卷积码1本质特性1. 属于连续型有记忆编码输出码元不仅取决于当前时刻输入比特还取决于前面连续若干位历史输入。输出由“当前输入 寄存器保存的过往信息”共同决定。2. 电路对应关系内部带有多级移位寄存器用来存储历史比特。对应数字电子技术里的时序逻辑电路有限状态机具备记忆性。2数学模型1. 不再严格划分独立码组比特连续输入、连续输出2. 用状态转移图、网格图Viterbi译码分析不用多项式环3. 核心参数约束长度代表电路能记忆多少位历史信息。3编码器硬件多级移位寄存器 多个模2加法器寄存器一直保存历史状态不会每帧清零。4关键特点- 有记忆前后码元相互关联- 连续串行编码不需要切分固定信息块- 用状态机描述译码多用维特比算法- 适合串行连续传输移动通信大量使用。二、对比速记表对比项 循环码分组码 卷积码记忆性 无记忆 有记忆数据形式 切成固定长度信息分组 连续串行数据流电路类型 组合逻辑电路 时序逻辑电路移位寄存器状态机分析工具 多项式、有限域线性代数 状态图、网格图码间关联性 本组内部相关组与组独立 前后连续比特互相约束典型译码 捕错译码、伴随式译码 Viterbi维特比最大似然译码三、一句话考点背诵1. 循环码是无记忆分组编码仅处理当前码组对应组合逻辑2. 卷积码是有记忆连续编码输出依赖历史比特对应时序逻辑3. 循环码依靠生成多项式做模2除法编码卷积码依靠寄存器状态做连续编码。