1. 项目概述与DMA核心价值在嵌入式系统开发中尤其是面对音频流、图像帧、高速ADC采样或网络数据包这类需要持续、高速数据搬运的场景CPU如果被数据拷贝这种“体力活”长期占用无疑是巨大的性能浪费。这时DMA直接内存访问控制器就成了解放CPU、提升系统整体效率的关键角色。它就像一个高度专业化的“数据搬运工”能够在CPU下达指令后独立完成内存与外设之间或者内存与内存之间的大批量数据转移让CPU得以抽身去处理更复杂的逻辑运算和系统调度。瑞萨电子的RA8T1微控制器集成了一个功能强大的DMACDMA控制器它远不止是一个简单的地址递增计数器。其设计提供了四种精密的传输模式普通、重复、块、重复-块、灵活的地址更新策略递增、递减、固定、偏移加法以及可配置的中断机制。然而手册中寄存器位域的罗列常常让开发者望而生畏感觉是在配置一堆冰冷的数字而非设计一个高效的数据通路。我自己在多个基于RA8T1的项目中从最初的照着手册配置到后来能根据具体场景“驯服”DMA踩过不少坑也总结了一套配置心法。本文就将聚焦于RA8T1 DMA控制器的寄存器配置逻辑特别是DMTMD传输模式寄存器和DMCR传输计数寄存器这两个核心寄存器我会结合具体应用场景拆解每一个关键配置位的实际含义和配置方法让你不仅知道怎么配更明白为什么要这样配。无论你是正在调试一个ADC的连续采样DMA还是为LCD的帧缓存设计一个乒乓缓冲区相信这些细节都能帮你避开陷阱直击要害。2. DMA控制器整体架构与工作流程解析在深入寄存器之前我们需要先建立起对RA8T1 DMAC整体工作流程的认知。这有助于我们理解各个寄存器在数据传输这个“流水线”中扮演的角色。2.1 核心工作流程与寄存器角色映射RA8T1的DMAC支持多个通道Channel每个通道独立工作拥有一套完整的寄存器组。一次完整的DMA传输可以抽象为以下几个核心步骤每个步骤都对应着特定寄存器的配置传输初始化与配置CPU负责这是准备工作阶段CPU需要配置好本次传输的所有“规则”。设定传输模式与数据尺寸通过DMTMD寄存器决定是普通的一次性传输还是带重复/块特性的复杂传输并确定每次搬运的数据单位是8位、16位还是32位。设定传输的“量”通过DMCRA和DMCRB寄存器告诉DMA控制器一共要搬运多少“单位”的数据。这个“单位”的含义会根据模式变化可能是单个数据项也可能是一个“块”或“重复单元”。设定数据的“来源”和“去向”通过DMSAR源地址寄存器和DMDAR目的地址寄存器设定起始点。通过DMAMD地址模式寄存器设定每次传输后这两个地址如何变化递增、递减、固定或加一个偏移。设定高级特性如果需要配置DMAMD中的扩展重复区域SARA/DARA来限定地址在一个特定内存范围内循环配置DMINT中断设置寄存器来决定在什么时机如传输结束、块结束产生中断通知CPU。设定缓冲区仅重复-块模式在复杂的重复-块模式下还需要通过DMSBS/DMDBS源/目的缓冲区大小寄存器和DMSRR/DMDRR源/目的重载地址寄存器来定义缓冲区结构。启动传输配置完成后CPU通过设置DMCNT.DTE传输使能位为1并触发传输请求软件写DMREQ.SWREQ或由硬件外设自动触发来启动DMA。数据传输执行DMAC独立负责DMAC接管总线控制权按照预设的规则从源地址读取数据写入目的地址。每完成一次“单位传输”会根据DMAMD更新地址并根据DMCRA/DMCRB递减相应的计数器。传输结束与状态反馈当预设的传输量全部完成或遇到设定的中断条件如块结束、扩展区域溢出DMAC会自动停止或根据TKP位决定是否循环并可能设置DMSTS状态寄存器中的标志位如DTIF传输结束中断标志如果使能了相应中断DMINT.DTIE则会向CPU发出中断请求。2.2 四种传输模式的核心思想与应用场景DMTMD.MD[1:0]这2个比特位决定了DMA工作的“节奏”是理解所有后续配置的基础。普通传输模式MD 00b这是最基础的模式。DMA从起点开始连续搬运DMCRA.DMCRAL指定数量的数据单元完成后停止。应用场景一次性搬运一块连续数据例如将一段存储在Flash中的常量表复制到RAM中供快速访问。重复传输模式MD 01b此模式引入了“重复大小”Repeat Size的概念由DMCRA.DMCRAH定义。DMA会先搬运一个“重复大小”的数据DMCRAL作为计数器完成后DMCRAL会从DMCRAH重载然后继续搬运下一个“重复大小”如此反复直到完成DMCRB指定的总重复次数。应用场景非常适合处理循环缓冲区。例如一个音频DAC需要持续不断的采样数据流。你可以将音频数据存放在一个大的循环缓冲区中设置“重复大小”为一次音频中断处理所需的数据量比如128个采样点。每次DMA搬完这128个点一个重复单元产生中断通知CPU去填充缓冲区下一段的数据同时DMA自动重载计数器继续搬运接下来的128个点实现无缝音频流输出。块传输模式MD 10b此模式引入了“块大小”Block Size同样由DMCRA.DMCRAH定义。其行为与重复传输在计数器操作上类似但设计意图不同。块传输更侧重于将一大块数据分批次多个块搬运每搬完一个块DMCRBL块计数器减1。应用场景当需要搬运的数据总量很大但希望在每个数据块搬运完成后有机会进行一些处理或状态检查时。例如搬运一个大型图像帧到LCD显存可以将其分成多个块每搬完一个块产生中断以便更新进度条或检查系统状态。重复-块传输模式MD 11b这是最复杂的模式可以看作是重复模式和块模式的叠加。它内部管理着两级结构缓冲区Buffer和块Block。DMSBS/DMDBS定义了缓冲区大小DMCRA定义了块大小DMCRB定义了总块数。DMA会在一个缓冲区内以块为单位进行传输并在块结束时重载块计数器在缓冲区结束时重载地址到DMSRR/DMDRR。应用场景高级乒乓缓冲区或二维数据搬运。典型例子是图像处理中的行缓存一个缓冲区可以存放图像的一行数据块大小可以是一个像素或几个像素。DMA可以自动逐行、逐像素地搬运图像数据非常适合摄像头数据采集或显示驱动。核心理解要点DMCRA寄存器在四种模式下的角色是理解的关键。在普通模式下它是一个简单的16位递减计数器。在重复、块、重复-块模式下它的高10位DMCRAH定义了“周期单元”重复大小或块大小的长度而低10位DMCRAL则作为这个单元内部的递减计数器。DMCRB则用于计数这些“周期单元”完成了多少个。3. 核心寄存器深度配置解析与实战要点理解了整体框架和模式我们就可以深入最核心的寄存器配置细节了。这里我会把手册中的位域描述转化为工程师的配置逻辑。3.1 DMA传输模式寄存器DMTMD—— 设定传输的“游戏规则”DMTMD寄存器是DMA的“大脑”它定义了传输的基本规则。其位域配置逻辑如下位域符号功能配置逻辑与实战要点1:0DCTG[1:0]传输请求源选择00b软件请求。通过写DMREQ.SWREQ位来启动。适合单次、手动触发的传输。01b硬件请求。由外设如ADC转换完成、UART收到数据自动触发。这是最常用的方式实现数据与外设的自动同步。10b, 11b禁止设置。9:8SZ[1:0]传输数据大小选择00b8位。每次传输1字节。01b16位。每次传输2字节。地址必须2字节对齐即地址最低位为0。10b32位。每次传输4字节。地址必须4字节对齐即地址低2位为00。11b禁止设置。对齐要求是硬性规定违反会导致传输错误或数据错位务必注意10TKP传输保持0传输在完成指定总数后停止。这是常规用法。1传输在完成指定总数后不停止自由运行。仅在重复、块、重复-块模式下有效。此模式下当DMCRBL减到0时会自动重载DMCRBH的值传输永不停止。应用需要DMA无限循环工作的场景如为一个持续运行的DAC提供数据流。此时需依靠其他中断如重复结束中断RPTIE来管理数据缓冲区。13:12DTS[1:0]重复/块区域选择仅在重复传输和块传输模式下有意义。00b目的地址被指定为重复/块区域。这意味着在重复/块传输中目的地址会在每个重复/块单元内循环由DMAMD.DM模式决定而源地址则持续递增/递减。01b源地址被指定为重复/块区域。与上相反源地址循环目的地址持续变化。10b不指定重复/块区域。在重复/块模式下如果设置为此值则重复/块功能仅体现在计数器逻辑上地址更新行为由DMAMD独立控制两者可能不同步。通常我们选择00b或01b来让地址行为与计数器逻辑匹配。15:14MD[1:0]传输模式选择00b普通传输。01b重复传输。10b块传输。11b重复-块传输。配置示例与避坑指南 假设我们需要配置一个ADC的连续采样DMA将采样结果16位存入一个大小为1024的循环缓冲区adc_buffer[1024]。模式选择我们需要DMA在填满缓冲区后能回到开头继续填充这是典型的循环缓冲区需求应选择重复传输模式MD01b。请求源ADC转换完成产生硬件请求所以DCTG01b。数据大小ADC结果是16位所以SZ01b。传输保持我们希望持续采样所以设置TKP1自由运行。这样当DMCRBL重复次数计数器减到0后会自动重载DMA永不停止。重复区域我们的循环缓冲区在目的地址RAM所以DTS00b指定目的地址为重复区域。地址模式需配合DMAMD目的地址DMAMD.DM应设置为“递增”以便顺序填充缓冲区源地址ADC数据寄存器是固定的所以DMAMD.SM设置为“固定”。关键注意事项SZ选择的数据大小必须与DMSAR和DMDAR的地址对齐要求匹配也必须与DMCRA等计数器的设置逻辑协同计算。例如要传输1024个16位数据DMCRAL应设置为10240x400而不是字节数2048。3.2 DMA传输计数寄存器DMCRA DMCRB—— 设定传输的“工作量”这两个寄存器共同定义了传输的总量但它们的含义随DMTMD.MD模式变化极大是配置中最容易出错的地方。DMCRA (DMA Transfer Count Register A):这是一个32位寄存器分为高16位DMCRAH[9:0]实际只用低10位和低16位DMCRAL[15:0]。普通传输模式 (MD00b)DMCRAL作为16位传输计数器。设置值N表示传输N次每次的数据量由SZ决定。N0x0000代表65536次N0x0001代表1次。DMCRAH必须写0。计算示例要传输2000个32位数据则DMCRAL 2000 (0x07D0)DMCRAH 0。重复/块/重复-块传输模式 (MD01b, 10b, 11b)DMCRAH和DMCRAL的低10位[9:0]必须设置为相同的值这个值定义了重复大小或块大小RSIZE或BSIZE。有效设置范围是0x000到0x3FF对应的实际大小是1到1024。特别注意0x000代表10240x001代表1依此类推0x3FF代表1023。DMCRAL的高6位[15:10]必须写0。工作逻辑DMCRAL作为当前重复/块大小的递减计数器。每传输一个数据单元DMCRAL减1。当DMCRAL减到0时表示一个重复/块单元传输完成此时DMCRAL会从DMCRAH重载值开始下一个单元的传输。同时DMCRBL总次数计数器会减1。计算示例在重复传输模式下希望每个重复单元包含500个数据。查找设置值500 0x1F4。因此DMCRAH[9:0] 0x1F4DMCRAL[9:0] 0x1F4DMCRAL[15:10] 0。DMCRB (DMA Transfer Count Register B):这是一个32位寄存器分为高16位DMCRBH[15:0]和低16位DMCRBL[15:0]。普通传输模式DMCRB无效不使用。重复/块/重复-块传输模式DMCRBH和DMCRBL必须设置为相同的值这个值定义了总的重复次数或总的块数RCOUNT或BCOUNT。有效设置范围是0x0000到0xFFFF对应的实际次数是1到65535。特别注意0x0000代表65536。工作逻辑DMCRBL作为总次数的递减计数器。每完成一个重复单元重复模式或一个块块/重复-块模式DMCRBL减1。当DMCRBL减到0时表示所有预设的传输完成如果TKP0则停止如果TKP1则DMCRBL从DMCRBH重载继续循环。计算示例接上例我们希望重复传输总共进行10000个单元。10000 0x2710。因此DMCRBH 0x2710DMCRBL 0x2710。综合配置案例ADC循环缓冲区续 目标ADC 16位采样缓冲区adc_buffer[1024]希望DMA无限循环填充。重复大小一个缓冲区就是一次重复。缓冲区有1024个元素。查表1024对应设置值0x000。所以DMCRAH 0x0000(高6位为0低10位为0)DMCRAL 0x0000。总重复次数我们希望无限循环即TKP1。此时DMCRB的值决定了每次“大循环”包含多少次“重复”。如果我们设置DMCRBH DMCRBL 0x0000代表65536那么DMA会在填充了65536个缓冲区即65536*1024个采样点后才完成一次DMCRBL的计数循环并重载。这完全可以视为“无限”。我们也可以设为10x0001那么每次填满一个缓冲区一次重复DMCRBL就减到0并重载逻辑更清晰。这里我们选择DMCRBH DMCRBL 0x0001。最终配置DMCRAH 0x0000,DMCRAL 0x0000一个重复单元1024次传输DMCRBH 0x0001,DMCRBL 0x0001总共进行1次重复但TKP1使其重载循环DMTMD.TKP 13.3 DMA地址模式寄存器DMAMD—— 设定数据的“搬运路径”DMAMD寄存器控制着源和目的地址在每次传输后的更新行为是实现复杂数据搬运模式的关键。SM[1:0] / DM[1:0]源/目的地址更新模式。00b固定。地址不变。用于访问固定的外设数据寄存器如ADC-DR。01b偏移加法。地址增加DMOFR寄存器中指定的有符号偏移量。用于非连续地址访问例如访问一个结构体数组中的某个特定成员。10b递增。地址根据DMTMD.SZ增加1 2 4。用于顺序填充或读取线性数组。11b递减。地址根据DMTMD.SZ减少。可用于从缓冲区末尾向前填充等场景。SADR / DADR源/目的地址重载后更新选择仅用于重复-块模式。在重复-块模式下当DMSBSL/DMDBSL减到0一个缓冲区传输完成DMSAR/DMDAR会从DMSRR/DMDRR重载。如果SADR/DADR0重载后地址就是DMSRR/DMDRR的值。如果SADR/DADR1重载后地址会再加上一个索引值(DMSBSH - DMSBSL) * DataSize。这通常用于在多个缓冲区之间跳转例如实现乒乓缓冲区。SARA[4:0] / DARA[4:0]源/目的地址扩展重复区域。这是一个非常强大的功能用于将地址限定在一个特定的、大小为2的幂次方的内存区域内循环。例如设置DARA01010b则目的地址的低10位可以自由变化0~1023但高22位被锁定。当地址递增到超过这个区域时会自动回绕到区域的起始地址。应用无需配置重载地址寄存器即可实现一个简单的、大小固定的循环缓冲区。比使用重复模式更简洁但灵活性稍差区域大小必须是2的幂且起始地址必须对齐到区域大小。重要限制当DTS指定了重复/块区域即DTS00b或01b时对应的SARA或DARA必须设置为00000b不指定。在重复-块模式下也必须设置为00000b。配置示例二维数据搬运 假设我们需要将摄像头源的二维图像数据例如320x240 16位像素搬运到LCD显存目的LCD显存是线性排列的。源地址摄像头可能是一个固定寄存器或FIFO所以SM00b固定。目的地址LCD显存需要线性递增所以DM10b递增SZ01b16位。如果使用块传输我们可以将一行320像素设为一个块BSIZE320。设置DTS10b不指定区域因为地址是单纯递增。DMCRB设置为总行数240。这样每传输完一行一个块DMCRBL减1并可以产生块结束中断方便进行行同步或其他处理。4. 完整配置流程与实战代码框架理论需要结合实践。下面我将以一个具体的案例——使用RA8T1的DMA将内部Flash中的一个常量数组搬运到SRAM中并在完成后触发中断——来展示完整的配置流程和代码框架。我们假设使用Channel 0。4.1 场景定义与规划源地址Source0x0000_8000(Flash中某个常量数组的起始地址)目的地址Destination0x2000_0000(SRAM起始地址)传输数据 2000个32位无符号整数 (uint32_t).传输模式 普通传输模式一次性搬运。触发方式 软件触发手动启动。中断 使能传输结束中断在搬运完成后通知CPU。4.2 寄存器配置计算与步骤确定传输模式与基本参数 (DMTMD)MD[1:0] 00b(普通传输)DCTG[1:0] 00b(软件请求)SZ[1:0] 10b(32位传输)TKP 0(传输完成即停止)DTS[1:0] 10b(普通模式下无效可设为10b)DMTMD寄存器值MD00,DTS10,TKP0,SZ10,DCTG00。 假设保留位写0。二进制0000 00 | 10 | 0 | 10 | 000000 | 00十六进制0x0280(位15-8: 0x02 位7-0: 0x80)配置传输计数器 (DMCRA)普通模式下DMCRAL 传输次数 2000 0x07D0DMCRAH0x0000DMCRA寄存器值0x000007D0配置地址寄存器与模式 (DMSAR,DMDAR,DMAMD)DMSAR0x00008000DMDAR0x20000000DMAMD:SM[1:0] 10b(源地址递增因为我们是从Flash连续读取)DM[1:0] 10b(目的地址递增连续写入SRAM)SARA[4:0] 00000b(不指定扩展区域)DARA[4:0] 00000b(不指定扩展区域)SADR和DADR在普通模式下忽略写0。DMAMD寄存器值SM10,SADR0,SARA00000,DM10,DADR0,DARA00000。二进制10 | 0 | 00000 | 10 | 0 | 00000十六进制0x5000(位15-8: 0x50 位7-0: 0x00)配置中断 (DMINT)我们只使能传输结束中断。DTIE 1(传输结束中断使能)其他位 (DARIE,SARIE,RPTIE,ESIE) 0。DMINT寄存器值0x10(仅bit4为1)配置软件启动寄存器 (DMREQ)SWREQ 0(初始状态)CLRS 0(启动后自动清除SWREQ位)DMREQ寄存器值0x00其他寄存器DMCRB: 普通模式下无效可写0x00000000。DMOFR: 未使用偏移模式写0x00000000。DMSBS/DMDBS/DMSRR/DMDRR: 仅在重复-块模式使用此处写0x00000000。4.3 C语言代码实现框架基于HAL或寄存器直接操作以下是一个使用寄存器直接操作的示例框架在实际项目中你可能使用瑞萨的FSPFlexible Software Package或其它HAL库但底层逻辑一致。#include “ra8t1.h” // 包含设备头文件 // 假设 DMA Channel 0 的寄存器基地址宏已定义 #define DMAC0_BASE (0x4000A000UL) #define DMAC0_CH0_OFFSET (0x40 * 0) #define DMAC0_CH0 ((DMAC_CH_Type *)(DMAC0_BASE DMAC0_CH0_OFFSET)) // 简化寄存器结构体定义 (实际需参考设备头文件) typedef struct { __IO uint32_t DMSAR; // 0x00 __IO uint32_t DMDAR; // 0x04 __IO uint32_t DMCRA; // 0x08 __IO uint32_t DMCRB; // 0x0C __IO uint16_t DMTMD; // 0x10 uint16_t RESERVED0; __IO uint8_t DMINT; // 0x13 uint8_t RESERVED1[1]; __IO uint32_t DMAMD; // 0x14 __IO uint32_t DMOFR; // 0x18 __IO uint8_t DMCNT; // 0x1C __IO uint8_t DMREQ; // 0x1D __IO uint8_t DMSTS; // 0x1E uint8_t RESERVED2[9]; __IO uint32_t DMSRR; // 0x28 __IO uint32_t DMDRR; // 0x2C __IO uint32_t DMSBS; // 0x30 __IO uint32_t DMDBS; // 0x34 } DMAC_CH_Type; void dma_ch0_init_for_memory_copy(void) { DMAC_CH_Type *dma_ch DMAC0_CH0; // 1. 首先确保DMA通道禁用 (DMCNT.DTE 0) 且DMAC未激活 (DMAST.DMST 0) // 通常需要配置全局DMAC控制寄存器DMAST这里假设已禁用。 // 2. 配置传输模式寄存器 DMTMD dma_ch-DMTMD 0x0280U; // 普通模式32位软件触发 // 3. 配置传输计数寄存器 DMCRA dma_ch-DMCRA 0x000007D0U; // 传输2000次 // 4. 配置源和目的地址 dma_ch-DMSAR 0x00008000U; // 源地址 (Flash) dma_ch-DMDAR 0x20000000U; // 目的地址 (SRAM) // 5. 配置地址模式寄存器 DMAMD dma_ch-DMAMD 0x5000U; // 源和目的地址均递增 // 6. 配置中断使能寄存器 DMINT dma_ch-DMINT 0x10U; // 使能传输结束中断 // 7. 配置软件启动寄存器 DMREQ (CLRS0, SWREQ0) dma_ch-DMREQ 0x00U; // 8. 清除可能存在的状态标志位 dma_ch-DMSTS 0x00U; // 写0清除ESIF和DTIF标志 // 9. 使能DMA通道传输 (DMCNT.DTE 1) dma_ch-DMCNT 0x01U; // 此时DMA通道已就绪等待启动。 } void dma_ch0_start_software_transfer(void) { DMAC_CH_Type *dma_ch DMAC0_CH0; // 通过设置SWREQ位启动传输 dma_ch-DMREQ | 0x01U; // 设置SWREQ1 } // DMA Channel 0 中断服务函数 void DMAC0_CH0_IRQHandler(void) { DMAC_CH_Type *dma_ch DMAC0_CH0; uint8_t status dma_ch-DMSTS; if (status 0x10U) { // 检查DTIF位 (bit4) // 传输结束中断 // 1. 清除中断标志 (写0清除) dma_ch-DMSTS ~0x10U; // 2. 处理后续工作例如通知主程序数据已就绪 // ... } // 可以检查其他中断标志如ESIF (bit0) }4.4 关键操作顺序与注意事项配置顺序务必在DMA通道禁用 (DMCNT.DTE0) 且DMAC全局未激活 (DMAST.DMST0) 的状态下进行寄存器配置。这是手册中多处Note强调的S-TYPE-3, P-TYPE-3。特别是DMSAR、DMDAR、DMCRA、DMCRB、DMTMD等关键寄存器。地址对齐确保DMSAR和DMDAR的地址与DMTMD.SZ选择的数据大小对齐。32位传输要求地址是4的倍数16位要求是2的倍数。中断处理在中断服务程序ISR中需要手动读取DMSTS来判断中断源并通过写0来清除对应的标志位DTIF或ESIF。不清除标志位会导致中断持续触发。启动与停止使能通道 (DMCNT.DTE1) 只是让通道进入就绪状态。真正的传输启动需要触发请求软件写SWREQ或硬件请求事件。传输完成后DTE位会自动清零在TKP0的模式下。如果需要提前停止传输可以软件清零DTE位。状态检查可以通过查询DMSTS.ACT位来判断DMA通道是否正在忙碌。在启动新的传输或修改配置前检查此位是良好的习惯。5. 高级应用模式与常见问题排查5.1 高级模式使用扩展重复区域实现循环缓冲区假设我们需要一个512字节的UART发送循环缓冲区。使用扩展重复区域比重复模式更简洁。目标UART TX DMA从tx_buffer[512]循环取数据发送。配置要点DMTMD: 普通模式(MD00b)硬件请求(DCTG01b由UART TX空事件触发)8位数据(SZ00b)。DMCRA:DMCRAL 512(0x0200)。注意这是字节数因为SZ8bit。DMAMD:SM10b(源地址递增)。DM00b(目的地址固定指向UART-TDR寄存器)。SARA01001b(扩展重复区域大小 2^9 512字节)。关键在这里这会将源地址的低9位0-511作为可变化部分高位固定。当地址递增到超过512字节边界时会自动回绕到缓冲区起始地址。DARA00000b。TKP1(自由运行)。这样DMCRA计数器会在减到0后重载在普通模式下DMCRAL0代表65536结合SARA的自动回绕也能实现循环但设置TKP1逻辑更清晰需配合DMCRB设置循环总次数。优势无需配置DMSRR重载地址也无需使用重复模式复杂的DMCRAH/DMCRAL和DMCRB计数器。硬件自动处理地址回绕实现了一个“无限”循环的发送缓冲区。只需在CPU侧确保在DMA追上写入位置前通过半满中断等方式填充新数据即可。5.2 常见问题与排查技巧实录在实际调试中DMA问题常常表现为数据错误、传输不启动、中断不触发等。下面是一个排查清单现象可能原因排查步骤与解决方法DMA传输完全不启动1. 通道未使能 (DMCNT.DTE0)。2. DMAC全局未激活 (DMAST.DMST0)。3. 传输请求未产生软件未写SWREQ或硬件请求源未配置/未触发。4. 寄存器配置在通道激活后修改。1. 检查DMCNT.DTE位是否为1。2. 检查全局控制寄存器DMAST.DMST。3. 对于软件触发检查DMREQ.SWREQ是否置1对于硬件触发检查外设的触发信号是否产生以及ICU中断控制器中DMA请求线是否已连接并启用。4. 确保所有配置在DTE0且DMST0时完成。数据传输地址错乱或数据错误1. 地址未按数据大小对齐。2.DMTMD.SZ设置与实际数据宽度不符。3.DMAMD中的地址更新模式设置错误如该递增的设置成固定。4. 扩展重复区域(SARA/DARA)设置与缓冲区实际大小/地址不匹配。1. 用调试器查看DMSAR/DMDAR的值确保其是216位或432位的整数倍。2. 核对SZ设置。3. 仔细检查SM和DM位设置是否符合预期。4. 计算缓冲区大小是否为2的幂且起始地址是否对齐到该大小。例如512字节缓冲区起始地址必须是512字节对齐。传输未完成预期次数就停止1.DMCRA/DMCRB计数器设置值错误特别是0代表最大值的情况。2. 发生了扩展重复区域溢出中断或重复结束中断且中断处理中停止了DMA (DTE被清零)。3. 访问错误如访问了非法地址。1. 重新计算计数器值。记住在重复/块模式下DMCRAH/L的0x000代表1024DMCRBH/L的0x0000代表65536。2. 检查DMINT中断使能位和DMSTS状态标志。如果不需要这些中断确保相应使能位为0。3. 检查源/目的地址是否在可访问的内存/外设空间。中断无法进入或连续触发1. 中断未使能DMINT相关位。2. 中断标志未清除。3. CPU全局中断未开启或NVIC中该DMA通道中断未使能。1. 确认DMINT.DTIE或DMINT.RPTIE等已置1。2.最关键的一步在中断服务程序中必须对DMSTS.DTIF或DMSTS.ESIF写0来清除标志位。仅读操作无法清除。3. 检查__enable_irq()是否调用以及NVIC_EnableIRQ(DMAC0_CH0_IRQn)是否执行。重复-块模式行为异常1.DMSBS/DMDBS与DMCRA的大小关系设置错误。2.SADR/DADR位理解错误导致重载后地址跳转不符合预期。3. 在偏移加法模式下DMSBS/DMDBS设置为0这是禁止的。1. 理解层级关系DMSBS定义缓冲区大小元素个数DMCRA定义块大小元素个数。块大小必须小于等于缓冲区大小。2. 画图理解当SADR1时重载后地址 DMSRR (DMSBSH - DMSBSL) * DataSize。这常用于跳转到下一个缓冲区的起始点。3. 查阅手册表15.3和15.4确保在偏移加法模式下设置的值在允许范围内不能为0。调试心得善用调试器观察寄存器在单步调试时实时观察DMSAR、DMDAR、DMCRAL、DMCRBL、DMSTS等关键寄存器的变化是理解DMA工作状态最直接的方式。先软件触发后硬件触发在初期调试时先使用软件触发(DCTG00b)启动DMA验证基本的数据搬运功能是否正确。成功后再切换到硬件触发以排除触发源配置的问题。从简单模式开始务必先掌握普通传输模式确保地址、计数器、中断的基础配置正确。然后再逐步尝试重复传输循环缓冲区最后再挑战最复杂的重复-块传输。注意内存一致性如果DMA的目的地是CPU也会访问的内存区域例如一个用于处理的缓冲区需要考虑缓存一致性问题如果MCU有Cache。在DMA传输完成后或CPU读取DMA数据前可能需要进行缓存无效化Invalidate或清理Clean操作。RA8T1是否有Cache需参考具体型号手册。RA8T1的DMA控制器功能丰富初次接触会觉得寄存器繁多。但只要你牢牢抓住“模式(MD)”、“计数(CRA/CRB)”、“地址更新(AMD)”这三条主线并严格按照禁用状态下配置、对齐、中断标志清除这几个关键原则操作就能将它稳稳地整合到你的系统中为你的嵌入式应用带来显著的性能提升。
RA8T1 DMA控制器配置详解：从寄存器解析到实战应用
1. 项目概述与DMA核心价值在嵌入式系统开发中尤其是面对音频流、图像帧、高速ADC采样或网络数据包这类需要持续、高速数据搬运的场景CPU如果被数据拷贝这种“体力活”长期占用无疑是巨大的性能浪费。这时DMA直接内存访问控制器就成了解放CPU、提升系统整体效率的关键角色。它就像一个高度专业化的“数据搬运工”能够在CPU下达指令后独立完成内存与外设之间或者内存与内存之间的大批量数据转移让CPU得以抽身去处理更复杂的逻辑运算和系统调度。瑞萨电子的RA8T1微控制器集成了一个功能强大的DMACDMA控制器它远不止是一个简单的地址递增计数器。其设计提供了四种精密的传输模式普通、重复、块、重复-块、灵活的地址更新策略递增、递减、固定、偏移加法以及可配置的中断机制。然而手册中寄存器位域的罗列常常让开发者望而生畏感觉是在配置一堆冰冷的数字而非设计一个高效的数据通路。我自己在多个基于RA8T1的项目中从最初的照着手册配置到后来能根据具体场景“驯服”DMA踩过不少坑也总结了一套配置心法。本文就将聚焦于RA8T1 DMA控制器的寄存器配置逻辑特别是DMTMD传输模式寄存器和DMCR传输计数寄存器这两个核心寄存器我会结合具体应用场景拆解每一个关键配置位的实际含义和配置方法让你不仅知道怎么配更明白为什么要这样配。无论你是正在调试一个ADC的连续采样DMA还是为LCD的帧缓存设计一个乒乓缓冲区相信这些细节都能帮你避开陷阱直击要害。2. DMA控制器整体架构与工作流程解析在深入寄存器之前我们需要先建立起对RA8T1 DMAC整体工作流程的认知。这有助于我们理解各个寄存器在数据传输这个“流水线”中扮演的角色。2.1 核心工作流程与寄存器角色映射RA8T1的DMAC支持多个通道Channel每个通道独立工作拥有一套完整的寄存器组。一次完整的DMA传输可以抽象为以下几个核心步骤每个步骤都对应着特定寄存器的配置传输初始化与配置CPU负责这是准备工作阶段CPU需要配置好本次传输的所有“规则”。设定传输模式与数据尺寸通过DMTMD寄存器决定是普通的一次性传输还是带重复/块特性的复杂传输并确定每次搬运的数据单位是8位、16位还是32位。设定传输的“量”通过DMCRA和DMCRB寄存器告诉DMA控制器一共要搬运多少“单位”的数据。这个“单位”的含义会根据模式变化可能是单个数据项也可能是一个“块”或“重复单元”。设定数据的“来源”和“去向”通过DMSAR源地址寄存器和DMDAR目的地址寄存器设定起始点。通过DMAMD地址模式寄存器设定每次传输后这两个地址如何变化递增、递减、固定或加一个偏移。设定高级特性如果需要配置DMAMD中的扩展重复区域SARA/DARA来限定地址在一个特定内存范围内循环配置DMINT中断设置寄存器来决定在什么时机如传输结束、块结束产生中断通知CPU。设定缓冲区仅重复-块模式在复杂的重复-块模式下还需要通过DMSBS/DMDBS源/目的缓冲区大小寄存器和DMSRR/DMDRR源/目的重载地址寄存器来定义缓冲区结构。启动传输配置完成后CPU通过设置DMCNT.DTE传输使能位为1并触发传输请求软件写DMREQ.SWREQ或由硬件外设自动触发来启动DMA。数据传输执行DMAC独立负责DMAC接管总线控制权按照预设的规则从源地址读取数据写入目的地址。每完成一次“单位传输”会根据DMAMD更新地址并根据DMCRA/DMCRB递减相应的计数器。传输结束与状态反馈当预设的传输量全部完成或遇到设定的中断条件如块结束、扩展区域溢出DMAC会自动停止或根据TKP位决定是否循环并可能设置DMSTS状态寄存器中的标志位如DTIF传输结束中断标志如果使能了相应中断DMINT.DTIE则会向CPU发出中断请求。2.2 四种传输模式的核心思想与应用场景DMTMD.MD[1:0]这2个比特位决定了DMA工作的“节奏”是理解所有后续配置的基础。普通传输模式MD 00b这是最基础的模式。DMA从起点开始连续搬运DMCRA.DMCRAL指定数量的数据单元完成后停止。应用场景一次性搬运一块连续数据例如将一段存储在Flash中的常量表复制到RAM中供快速访问。重复传输模式MD 01b此模式引入了“重复大小”Repeat Size的概念由DMCRA.DMCRAH定义。DMA会先搬运一个“重复大小”的数据DMCRAL作为计数器完成后DMCRAL会从DMCRAH重载然后继续搬运下一个“重复大小”如此反复直到完成DMCRB指定的总重复次数。应用场景非常适合处理循环缓冲区。例如一个音频DAC需要持续不断的采样数据流。你可以将音频数据存放在一个大的循环缓冲区中设置“重复大小”为一次音频中断处理所需的数据量比如128个采样点。每次DMA搬完这128个点一个重复单元产生中断通知CPU去填充缓冲区下一段的数据同时DMA自动重载计数器继续搬运接下来的128个点实现无缝音频流输出。块传输模式MD 10b此模式引入了“块大小”Block Size同样由DMCRA.DMCRAH定义。其行为与重复传输在计数器操作上类似但设计意图不同。块传输更侧重于将一大块数据分批次多个块搬运每搬完一个块DMCRBL块计数器减1。应用场景当需要搬运的数据总量很大但希望在每个数据块搬运完成后有机会进行一些处理或状态检查时。例如搬运一个大型图像帧到LCD显存可以将其分成多个块每搬完一个块产生中断以便更新进度条或检查系统状态。重复-块传输模式MD 11b这是最复杂的模式可以看作是重复模式和块模式的叠加。它内部管理着两级结构缓冲区Buffer和块Block。DMSBS/DMDBS定义了缓冲区大小DMCRA定义了块大小DMCRB定义了总块数。DMA会在一个缓冲区内以块为单位进行传输并在块结束时重载块计数器在缓冲区结束时重载地址到DMSRR/DMDRR。应用场景高级乒乓缓冲区或二维数据搬运。典型例子是图像处理中的行缓存一个缓冲区可以存放图像的一行数据块大小可以是一个像素或几个像素。DMA可以自动逐行、逐像素地搬运图像数据非常适合摄像头数据采集或显示驱动。核心理解要点DMCRA寄存器在四种模式下的角色是理解的关键。在普通模式下它是一个简单的16位递减计数器。在重复、块、重复-块模式下它的高10位DMCRAH定义了“周期单元”重复大小或块大小的长度而低10位DMCRAL则作为这个单元内部的递减计数器。DMCRB则用于计数这些“周期单元”完成了多少个。3. 核心寄存器深度配置解析与实战要点理解了整体框架和模式我们就可以深入最核心的寄存器配置细节了。这里我会把手册中的位域描述转化为工程师的配置逻辑。3.1 DMA传输模式寄存器DMTMD—— 设定传输的“游戏规则”DMTMD寄存器是DMA的“大脑”它定义了传输的基本规则。其位域配置逻辑如下位域符号功能配置逻辑与实战要点1:0DCTG[1:0]传输请求源选择00b软件请求。通过写DMREQ.SWREQ位来启动。适合单次、手动触发的传输。01b硬件请求。由外设如ADC转换完成、UART收到数据自动触发。这是最常用的方式实现数据与外设的自动同步。10b, 11b禁止设置。9:8SZ[1:0]传输数据大小选择00b8位。每次传输1字节。01b16位。每次传输2字节。地址必须2字节对齐即地址最低位为0。10b32位。每次传输4字节。地址必须4字节对齐即地址低2位为00。11b禁止设置。对齐要求是硬性规定违反会导致传输错误或数据错位务必注意10TKP传输保持0传输在完成指定总数后停止。这是常规用法。1传输在完成指定总数后不停止自由运行。仅在重复、块、重复-块模式下有效。此模式下当DMCRBL减到0时会自动重载DMCRBH的值传输永不停止。应用需要DMA无限循环工作的场景如为一个持续运行的DAC提供数据流。此时需依靠其他中断如重复结束中断RPTIE来管理数据缓冲区。13:12DTS[1:0]重复/块区域选择仅在重复传输和块传输模式下有意义。00b目的地址被指定为重复/块区域。这意味着在重复/块传输中目的地址会在每个重复/块单元内循环由DMAMD.DM模式决定而源地址则持续递增/递减。01b源地址被指定为重复/块区域。与上相反源地址循环目的地址持续变化。10b不指定重复/块区域。在重复/块模式下如果设置为此值则重复/块功能仅体现在计数器逻辑上地址更新行为由DMAMD独立控制两者可能不同步。通常我们选择00b或01b来让地址行为与计数器逻辑匹配。15:14MD[1:0]传输模式选择00b普通传输。01b重复传输。10b块传输。11b重复-块传输。配置示例与避坑指南 假设我们需要配置一个ADC的连续采样DMA将采样结果16位存入一个大小为1024的循环缓冲区adc_buffer[1024]。模式选择我们需要DMA在填满缓冲区后能回到开头继续填充这是典型的循环缓冲区需求应选择重复传输模式MD01b。请求源ADC转换完成产生硬件请求所以DCTG01b。数据大小ADC结果是16位所以SZ01b。传输保持我们希望持续采样所以设置TKP1自由运行。这样当DMCRBL重复次数计数器减到0后会自动重载DMA永不停止。重复区域我们的循环缓冲区在目的地址RAM所以DTS00b指定目的地址为重复区域。地址模式需配合DMAMD目的地址DMAMD.DM应设置为“递增”以便顺序填充缓冲区源地址ADC数据寄存器是固定的所以DMAMD.SM设置为“固定”。关键注意事项SZ选择的数据大小必须与DMSAR和DMDAR的地址对齐要求匹配也必须与DMCRA等计数器的设置逻辑协同计算。例如要传输1024个16位数据DMCRAL应设置为10240x400而不是字节数2048。3.2 DMA传输计数寄存器DMCRA DMCRB—— 设定传输的“工作量”这两个寄存器共同定义了传输的总量但它们的含义随DMTMD.MD模式变化极大是配置中最容易出错的地方。DMCRA (DMA Transfer Count Register A):这是一个32位寄存器分为高16位DMCRAH[9:0]实际只用低10位和低16位DMCRAL[15:0]。普通传输模式 (MD00b)DMCRAL作为16位传输计数器。设置值N表示传输N次每次的数据量由SZ决定。N0x0000代表65536次N0x0001代表1次。DMCRAH必须写0。计算示例要传输2000个32位数据则DMCRAL 2000 (0x07D0)DMCRAH 0。重复/块/重复-块传输模式 (MD01b, 10b, 11b)DMCRAH和DMCRAL的低10位[9:0]必须设置为相同的值这个值定义了重复大小或块大小RSIZE或BSIZE。有效设置范围是0x000到0x3FF对应的实际大小是1到1024。特别注意0x000代表10240x001代表1依此类推0x3FF代表1023。DMCRAL的高6位[15:10]必须写0。工作逻辑DMCRAL作为当前重复/块大小的递减计数器。每传输一个数据单元DMCRAL减1。当DMCRAL减到0时表示一个重复/块单元传输完成此时DMCRAL会从DMCRAH重载值开始下一个单元的传输。同时DMCRBL总次数计数器会减1。计算示例在重复传输模式下希望每个重复单元包含500个数据。查找设置值500 0x1F4。因此DMCRAH[9:0] 0x1F4DMCRAL[9:0] 0x1F4DMCRAL[15:10] 0。DMCRB (DMA Transfer Count Register B):这是一个32位寄存器分为高16位DMCRBH[15:0]和低16位DMCRBL[15:0]。普通传输模式DMCRB无效不使用。重复/块/重复-块传输模式DMCRBH和DMCRBL必须设置为相同的值这个值定义了总的重复次数或总的块数RCOUNT或BCOUNT。有效设置范围是0x0000到0xFFFF对应的实际次数是1到65535。特别注意0x0000代表65536。工作逻辑DMCRBL作为总次数的递减计数器。每完成一个重复单元重复模式或一个块块/重复-块模式DMCRBL减1。当DMCRBL减到0时表示所有预设的传输完成如果TKP0则停止如果TKP1则DMCRBL从DMCRBH重载继续循环。计算示例接上例我们希望重复传输总共进行10000个单元。10000 0x2710。因此DMCRBH 0x2710DMCRBL 0x2710。综合配置案例ADC循环缓冲区续 目标ADC 16位采样缓冲区adc_buffer[1024]希望DMA无限循环填充。重复大小一个缓冲区就是一次重复。缓冲区有1024个元素。查表1024对应设置值0x000。所以DMCRAH 0x0000(高6位为0低10位为0)DMCRAL 0x0000。总重复次数我们希望无限循环即TKP1。此时DMCRB的值决定了每次“大循环”包含多少次“重复”。如果我们设置DMCRBH DMCRBL 0x0000代表65536那么DMA会在填充了65536个缓冲区即65536*1024个采样点后才完成一次DMCRBL的计数循环并重载。这完全可以视为“无限”。我们也可以设为10x0001那么每次填满一个缓冲区一次重复DMCRBL就减到0并重载逻辑更清晰。这里我们选择DMCRBH DMCRBL 0x0001。最终配置DMCRAH 0x0000,DMCRAL 0x0000一个重复单元1024次传输DMCRBH 0x0001,DMCRBL 0x0001总共进行1次重复但TKP1使其重载循环DMTMD.TKP 13.3 DMA地址模式寄存器DMAMD—— 设定数据的“搬运路径”DMAMD寄存器控制着源和目的地址在每次传输后的更新行为是实现复杂数据搬运模式的关键。SM[1:0] / DM[1:0]源/目的地址更新模式。00b固定。地址不变。用于访问固定的外设数据寄存器如ADC-DR。01b偏移加法。地址增加DMOFR寄存器中指定的有符号偏移量。用于非连续地址访问例如访问一个结构体数组中的某个特定成员。10b递增。地址根据DMTMD.SZ增加1 2 4。用于顺序填充或读取线性数组。11b递减。地址根据DMTMD.SZ减少。可用于从缓冲区末尾向前填充等场景。SADR / DADR源/目的地址重载后更新选择仅用于重复-块模式。在重复-块模式下当DMSBSL/DMDBSL减到0一个缓冲区传输完成DMSAR/DMDAR会从DMSRR/DMDRR重载。如果SADR/DADR0重载后地址就是DMSRR/DMDRR的值。如果SADR/DADR1重载后地址会再加上一个索引值(DMSBSH - DMSBSL) * DataSize。这通常用于在多个缓冲区之间跳转例如实现乒乓缓冲区。SARA[4:0] / DARA[4:0]源/目的地址扩展重复区域。这是一个非常强大的功能用于将地址限定在一个特定的、大小为2的幂次方的内存区域内循环。例如设置DARA01010b则目的地址的低10位可以自由变化0~1023但高22位被锁定。当地址递增到超过这个区域时会自动回绕到区域的起始地址。应用无需配置重载地址寄存器即可实现一个简单的、大小固定的循环缓冲区。比使用重复模式更简洁但灵活性稍差区域大小必须是2的幂且起始地址必须对齐到区域大小。重要限制当DTS指定了重复/块区域即DTS00b或01b时对应的SARA或DARA必须设置为00000b不指定。在重复-块模式下也必须设置为00000b。配置示例二维数据搬运 假设我们需要将摄像头源的二维图像数据例如320x240 16位像素搬运到LCD显存目的LCD显存是线性排列的。源地址摄像头可能是一个固定寄存器或FIFO所以SM00b固定。目的地址LCD显存需要线性递增所以DM10b递增SZ01b16位。如果使用块传输我们可以将一行320像素设为一个块BSIZE320。设置DTS10b不指定区域因为地址是单纯递增。DMCRB设置为总行数240。这样每传输完一行一个块DMCRBL减1并可以产生块结束中断方便进行行同步或其他处理。4. 完整配置流程与实战代码框架理论需要结合实践。下面我将以一个具体的案例——使用RA8T1的DMA将内部Flash中的一个常量数组搬运到SRAM中并在完成后触发中断——来展示完整的配置流程和代码框架。我们假设使用Channel 0。4.1 场景定义与规划源地址Source0x0000_8000(Flash中某个常量数组的起始地址)目的地址Destination0x2000_0000(SRAM起始地址)传输数据 2000个32位无符号整数 (uint32_t).传输模式 普通传输模式一次性搬运。触发方式 软件触发手动启动。中断 使能传输结束中断在搬运完成后通知CPU。4.2 寄存器配置计算与步骤确定传输模式与基本参数 (DMTMD)MD[1:0] 00b(普通传输)DCTG[1:0] 00b(软件请求)SZ[1:0] 10b(32位传输)TKP 0(传输完成即停止)DTS[1:0] 10b(普通模式下无效可设为10b)DMTMD寄存器值MD00,DTS10,TKP0,SZ10,DCTG00。 假设保留位写0。二进制0000 00 | 10 | 0 | 10 | 000000 | 00十六进制0x0280(位15-8: 0x02 位7-0: 0x80)配置传输计数器 (DMCRA)普通模式下DMCRAL 传输次数 2000 0x07D0DMCRAH0x0000DMCRA寄存器值0x000007D0配置地址寄存器与模式 (DMSAR,DMDAR,DMAMD)DMSAR0x00008000DMDAR0x20000000DMAMD:SM[1:0] 10b(源地址递增因为我们是从Flash连续读取)DM[1:0] 10b(目的地址递增连续写入SRAM)SARA[4:0] 00000b(不指定扩展区域)DARA[4:0] 00000b(不指定扩展区域)SADR和DADR在普通模式下忽略写0。DMAMD寄存器值SM10,SADR0,SARA00000,DM10,DADR0,DARA00000。二进制10 | 0 | 00000 | 10 | 0 | 00000十六进制0x5000(位15-8: 0x50 位7-0: 0x00)配置中断 (DMINT)我们只使能传输结束中断。DTIE 1(传输结束中断使能)其他位 (DARIE,SARIE,RPTIE,ESIE) 0。DMINT寄存器值0x10(仅bit4为1)配置软件启动寄存器 (DMREQ)SWREQ 0(初始状态)CLRS 0(启动后自动清除SWREQ位)DMREQ寄存器值0x00其他寄存器DMCRB: 普通模式下无效可写0x00000000。DMOFR: 未使用偏移模式写0x00000000。DMSBS/DMDBS/DMSRR/DMDRR: 仅在重复-块模式使用此处写0x00000000。4.3 C语言代码实现框架基于HAL或寄存器直接操作以下是一个使用寄存器直接操作的示例框架在实际项目中你可能使用瑞萨的FSPFlexible Software Package或其它HAL库但底层逻辑一致。#include “ra8t1.h” // 包含设备头文件 // 假设 DMA Channel 0 的寄存器基地址宏已定义 #define DMAC0_BASE (0x4000A000UL) #define DMAC0_CH0_OFFSET (0x40 * 0) #define DMAC0_CH0 ((DMAC_CH_Type *)(DMAC0_BASE DMAC0_CH0_OFFSET)) // 简化寄存器结构体定义 (实际需参考设备头文件) typedef struct { __IO uint32_t DMSAR; // 0x00 __IO uint32_t DMDAR; // 0x04 __IO uint32_t DMCRA; // 0x08 __IO uint32_t DMCRB; // 0x0C __IO uint16_t DMTMD; // 0x10 uint16_t RESERVED0; __IO uint8_t DMINT; // 0x13 uint8_t RESERVED1[1]; __IO uint32_t DMAMD; // 0x14 __IO uint32_t DMOFR; // 0x18 __IO uint8_t DMCNT; // 0x1C __IO uint8_t DMREQ; // 0x1D __IO uint8_t DMSTS; // 0x1E uint8_t RESERVED2[9]; __IO uint32_t DMSRR; // 0x28 __IO uint32_t DMDRR; // 0x2C __IO uint32_t DMSBS; // 0x30 __IO uint32_t DMDBS; // 0x34 } DMAC_CH_Type; void dma_ch0_init_for_memory_copy(void) { DMAC_CH_Type *dma_ch DMAC0_CH0; // 1. 首先确保DMA通道禁用 (DMCNT.DTE 0) 且DMAC未激活 (DMAST.DMST 0) // 通常需要配置全局DMAC控制寄存器DMAST这里假设已禁用。 // 2. 配置传输模式寄存器 DMTMD dma_ch-DMTMD 0x0280U; // 普通模式32位软件触发 // 3. 配置传输计数寄存器 DMCRA dma_ch-DMCRA 0x000007D0U; // 传输2000次 // 4. 配置源和目的地址 dma_ch-DMSAR 0x00008000U; // 源地址 (Flash) dma_ch-DMDAR 0x20000000U; // 目的地址 (SRAM) // 5. 配置地址模式寄存器 DMAMD dma_ch-DMAMD 0x5000U; // 源和目的地址均递增 // 6. 配置中断使能寄存器 DMINT dma_ch-DMINT 0x10U; // 使能传输结束中断 // 7. 配置软件启动寄存器 DMREQ (CLRS0, SWREQ0) dma_ch-DMREQ 0x00U; // 8. 清除可能存在的状态标志位 dma_ch-DMSTS 0x00U; // 写0清除ESIF和DTIF标志 // 9. 使能DMA通道传输 (DMCNT.DTE 1) dma_ch-DMCNT 0x01U; // 此时DMA通道已就绪等待启动。 } void dma_ch0_start_software_transfer(void) { DMAC_CH_Type *dma_ch DMAC0_CH0; // 通过设置SWREQ位启动传输 dma_ch-DMREQ | 0x01U; // 设置SWREQ1 } // DMA Channel 0 中断服务函数 void DMAC0_CH0_IRQHandler(void) { DMAC_CH_Type *dma_ch DMAC0_CH0; uint8_t status dma_ch-DMSTS; if (status 0x10U) { // 检查DTIF位 (bit4) // 传输结束中断 // 1. 清除中断标志 (写0清除) dma_ch-DMSTS ~0x10U; // 2. 处理后续工作例如通知主程序数据已就绪 // ... } // 可以检查其他中断标志如ESIF (bit0) }4.4 关键操作顺序与注意事项配置顺序务必在DMA通道禁用 (DMCNT.DTE0) 且DMAC全局未激活 (DMAST.DMST0) 的状态下进行寄存器配置。这是手册中多处Note强调的S-TYPE-3, P-TYPE-3。特别是DMSAR、DMDAR、DMCRA、DMCRB、DMTMD等关键寄存器。地址对齐确保DMSAR和DMDAR的地址与DMTMD.SZ选择的数据大小对齐。32位传输要求地址是4的倍数16位要求是2的倍数。中断处理在中断服务程序ISR中需要手动读取DMSTS来判断中断源并通过写0来清除对应的标志位DTIF或ESIF。不清除标志位会导致中断持续触发。启动与停止使能通道 (DMCNT.DTE1) 只是让通道进入就绪状态。真正的传输启动需要触发请求软件写SWREQ或硬件请求事件。传输完成后DTE位会自动清零在TKP0的模式下。如果需要提前停止传输可以软件清零DTE位。状态检查可以通过查询DMSTS.ACT位来判断DMA通道是否正在忙碌。在启动新的传输或修改配置前检查此位是良好的习惯。5. 高级应用模式与常见问题排查5.1 高级模式使用扩展重复区域实现循环缓冲区假设我们需要一个512字节的UART发送循环缓冲区。使用扩展重复区域比重复模式更简洁。目标UART TX DMA从tx_buffer[512]循环取数据发送。配置要点DMTMD: 普通模式(MD00b)硬件请求(DCTG01b由UART TX空事件触发)8位数据(SZ00b)。DMCRA:DMCRAL 512(0x0200)。注意这是字节数因为SZ8bit。DMAMD:SM10b(源地址递增)。DM00b(目的地址固定指向UART-TDR寄存器)。SARA01001b(扩展重复区域大小 2^9 512字节)。关键在这里这会将源地址的低9位0-511作为可变化部分高位固定。当地址递增到超过512字节边界时会自动回绕到缓冲区起始地址。DARA00000b。TKP1(自由运行)。这样DMCRA计数器会在减到0后重载在普通模式下DMCRAL0代表65536结合SARA的自动回绕也能实现循环但设置TKP1逻辑更清晰需配合DMCRB设置循环总次数。优势无需配置DMSRR重载地址也无需使用重复模式复杂的DMCRAH/DMCRAL和DMCRB计数器。硬件自动处理地址回绕实现了一个“无限”循环的发送缓冲区。只需在CPU侧确保在DMA追上写入位置前通过半满中断等方式填充新数据即可。5.2 常见问题与排查技巧实录在实际调试中DMA问题常常表现为数据错误、传输不启动、中断不触发等。下面是一个排查清单现象可能原因排查步骤与解决方法DMA传输完全不启动1. 通道未使能 (DMCNT.DTE0)。2. DMAC全局未激活 (DMAST.DMST0)。3. 传输请求未产生软件未写SWREQ或硬件请求源未配置/未触发。4. 寄存器配置在通道激活后修改。1. 检查DMCNT.DTE位是否为1。2. 检查全局控制寄存器DMAST.DMST。3. 对于软件触发检查DMREQ.SWREQ是否置1对于硬件触发检查外设的触发信号是否产生以及ICU中断控制器中DMA请求线是否已连接并启用。4. 确保所有配置在DTE0且DMST0时完成。数据传输地址错乱或数据错误1. 地址未按数据大小对齐。2.DMTMD.SZ设置与实际数据宽度不符。3.DMAMD中的地址更新模式设置错误如该递增的设置成固定。4. 扩展重复区域(SARA/DARA)设置与缓冲区实际大小/地址不匹配。1. 用调试器查看DMSAR/DMDAR的值确保其是216位或432位的整数倍。2. 核对SZ设置。3. 仔细检查SM和DM位设置是否符合预期。4. 计算缓冲区大小是否为2的幂且起始地址是否对齐到该大小。例如512字节缓冲区起始地址必须是512字节对齐。传输未完成预期次数就停止1.DMCRA/DMCRB计数器设置值错误特别是0代表最大值的情况。2. 发生了扩展重复区域溢出中断或重复结束中断且中断处理中停止了DMA (DTE被清零)。3. 访问错误如访问了非法地址。1. 重新计算计数器值。记住在重复/块模式下DMCRAH/L的0x000代表1024DMCRBH/L的0x0000代表65536。2. 检查DMINT中断使能位和DMSTS状态标志。如果不需要这些中断确保相应使能位为0。3. 检查源/目的地址是否在可访问的内存/外设空间。中断无法进入或连续触发1. 中断未使能DMINT相关位。2. 中断标志未清除。3. CPU全局中断未开启或NVIC中该DMA通道中断未使能。1. 确认DMINT.DTIE或DMINT.RPTIE等已置1。2.最关键的一步在中断服务程序中必须对DMSTS.DTIF或DMSTS.ESIF写0来清除标志位。仅读操作无法清除。3. 检查__enable_irq()是否调用以及NVIC_EnableIRQ(DMAC0_CH0_IRQn)是否执行。重复-块模式行为异常1.DMSBS/DMDBS与DMCRA的大小关系设置错误。2.SADR/DADR位理解错误导致重载后地址跳转不符合预期。3. 在偏移加法模式下DMSBS/DMDBS设置为0这是禁止的。1. 理解层级关系DMSBS定义缓冲区大小元素个数DMCRA定义块大小元素个数。块大小必须小于等于缓冲区大小。2. 画图理解当SADR1时重载后地址 DMSRR (DMSBSH - DMSBSL) * DataSize。这常用于跳转到下一个缓冲区的起始点。3. 查阅手册表15.3和15.4确保在偏移加法模式下设置的值在允许范围内不能为0。调试心得善用调试器观察寄存器在单步调试时实时观察DMSAR、DMDAR、DMCRAL、DMCRBL、DMSTS等关键寄存器的变化是理解DMA工作状态最直接的方式。先软件触发后硬件触发在初期调试时先使用软件触发(DCTG00b)启动DMA验证基本的数据搬运功能是否正确。成功后再切换到硬件触发以排除触发源配置的问题。从简单模式开始务必先掌握普通传输模式确保地址、计数器、中断的基础配置正确。然后再逐步尝试重复传输循环缓冲区最后再挑战最复杂的重复-块传输。注意内存一致性如果DMA的目的地是CPU也会访问的内存区域例如一个用于处理的缓冲区需要考虑缓存一致性问题如果MCU有Cache。在DMA传输完成后或CPU读取DMA数据前可能需要进行缓存无效化Invalidate或清理Clean操作。RA8T1是否有Cache需参考具体型号手册。RA8T1的DMA控制器功能丰富初次接触会觉得寄存器繁多。但只要你牢牢抓住“模式(MD)”、“计数(CRA/CRB)”、“地址更新(AMD)”这三条主线并严格按照禁用状态下配置、对齐、中断标志清除这几个关键原则操作就能将它稳稳地整合到你的系统中为你的嵌入式应用带来显著的性能提升。
