【 PCIE学习记录】

PCIE学习记录1DFE的作用就是为了让RX的眼睛睁的大一些2作用和VGA, Equalizer类似只不过EQ是连续的DFE似乎离散的。3DFE的tap个数是和channel息息相关的channel ISI越严重需要的DFE tap越多。4DFE的tap weight如何确定的这个需要系统提前training大多数设计是依据 SS_LMS算法实现的(sign sign LMS).5实现的过程比较难需要引入FIR滤波器以及反馈。这个就会用系统带宽控制等问题6一般来说DFE不会引入额外噪声但是EQ会所以优点还是很明显的Serdes、PCIe、MIPI的联系和区别C-PHY、D-PHY的区别D-PHY核心思想源同步传输。这是它与经典SerDes最根本的区别。它不是SerDes不进行复杂的时钟恢复。它怎么做发送端在发送数据的同时专门用一对差分线发送一个同步时钟。接收端直接用这个时钟来采样数据省去了复杂的CDR电路。电气结构:1对高速时钟通道。1对或多对通常1-4对高速数据通道。所有通道都支持一个极低功耗的逃逸模式用于传输控制命令。优点设计简单接收端电路非常简单成本和功耗极低。成熟稳定产业生态极其完善是过去十年智能手机的绝对主流。缺点布线多每增加一个数据通道就需要增加一对线。速率瓶颈时钟频率是数据速率的一半当数据速率要求越来越高时时钟频率会成为瓶颈产生高频EMI问题。C-PHY核心思想:三相符号编码嵌入式时钟。这是一个革命性的设计。它也不是传统SerDes但比D-PHY更“智能”。它怎么做只用3条单端线不再是差分对通过在这3条线上同时驱动3种不同的电压状态共形成7种有效的矢量组合在每个符号周期传输多个比特。时钟信息就嵌入在这种状态跳变中。电气结构3条单端线同时负责数据传输和时钟嵌入。没有专用的时钟线。优点极高的能效比在相同数据吞吐量下功耗显著低于D-PHY。节省布线线数更少有利于窄边框屏幕设计和更小的连接器。抗噪性好虽然用单端线但三相编码本身提供了很好的共模噪声抑制。缺点设计复杂编码/解码电路比D-PHY复杂得多。调试困难信号不再是简单的0/1调试分析更困难。