器件焊盘与引脚导致的阻抗不连续及信号完整性解决

在 PCB 高速设计中器件焊盘、芯片引脚是仅次于过孔、拐角的第三大阻抗不连续点。芯片的引脚、封装焊盘、PCB 板上的器件焊盘其结构和寄生参数与传输线完全不同很容易造成阻抗突变引发信号反射。​首先我们要理解器件焊盘与引脚为何会引发阻抗不连续。高速传输线的设计目标是恒定的 50Ω 单端阻抗或 100Ω 差分阻抗而器件引脚和焊盘天生就不满足这个条件。从结构上看芯片引脚是细长的金属引脚存在较大的寄生电感而 PCB 上的器件焊盘是一块面积远大于走线宽度的铜皮存在较大的寄生电容。寄生电感会让局部阻抗升高寄生电容会让局部阻抗降低无论是电感还是电容都会打破传输线的阻抗平衡形成阻抗不连续点。更关键的是器件封装内部的引线、键合线也会引入额外的寄生参数这些参数与 PCB 焊盘的寄生参数叠加会让阻抗突变更加剧烈。在低速信号下这些影响可以忽略但当信号速率超过 1Gbps引脚和焊盘的寄生效应就会凸显信号到达器件引脚时部分能量会被反射回来形成反射波与入射波叠加后出现过冲、振铃、时序偏移等问题直接影响芯片的正常通信。比如 DDR5 的地址线、数据线PCIe4.0 的差分信号只要焊盘阻抗波动超过 15%就会出现明显的信号反射导致数据读写错误、接口降速甚至无法识别设备。针对器件焊盘与引脚的阻抗不连续我们可以从封装匹配、PCB 焊盘设计、走线优化、端接匹配四个方面解决信号反射问题。第一优先选用低寄生封装的器件。器件封装是影响引脚寄生参数的核心高速器件应优先选择 QFN、BGA 等短引脚、小封装的器件这类封装的引脚短、寄生电感小能从源头减少阻抗突变。避免选用插件封装、长引脚的贴片封装这类器件的寄生参数极大很难通过 PCB 设计补偿。第二优化 PCB 器件焊盘设计。在满足焊接工艺和器件尺寸的前提下尽量缩小焊盘面积减少焊盘的寄生电容。对于 BGA 芯片的扇出焊盘采用短扇出线避免焊盘与走线之间出现过长的过渡段同时焊盘下方的参考平面保持完整不要挖空保证焊盘处的参考平面连续稳定阻抗。第三焊盘与传输线的平滑过渡。走线进入焊盘时不要突然变宽或变窄采用渐变线宽过渡让走线宽度缓慢变化到焊盘宽度避免阻抗突变。对于差分信号焊盘间距要与差分线间距保持一致差分焊盘对称设计保证差分阻抗恒定。第四添加端接匹配电路。这是最有效的补偿手段。根据器件的端口特性在焊盘附近添加串联匹配电阻、并联匹配电阻或者 RC 端接电路。串联电阻通常放在驱动端靠近芯片引脚吸收反射信号并联电阻放在接收端匹配终端阻抗彻底消除反射。端接电阻的阻值要根据仿真结果确定一般单端信号为 22~50Ω差分信号为 90~120Ω。第五缩短器件焊盘到芯片引脚的距离。布局时让高速器件尽量靠近核心处理器缩短传输线长度减少反射信号的传输路径降低反射对信号的影响。同时避免在器件焊盘附近放置过孔、铜皮缺口防止多重阻抗不连续点叠加。最后通过 TDR时域反射仪测试或仿真检测焊盘处的阻抗曲线确保阻抗波动在 ±10% 以内。只要做好封装选型、焊盘优化和端接匹配就能彻底解决器件焊盘与引脚引发的阻抗不连续和信号反射问题。器件焊盘是高速信号进入芯片的 “最后一公里”这一公里的阻抗不连续会让前面所有的走线优化功亏一篑。只有重视焊盘与引脚的寄生效应才能真正保证高速电路的信号完整性。