华东师范大学计算机组成与实践 Lab11：单总线MIPS CPU数据通路设计与微程序控制器实现

1. 单总线MIPS CPU数据通路设计入门第一次接触单总线结构的MIPS CPU设计时我完全被那些密密麻麻的控制信号和数据流向搞晕了。后来在实验室熬了几个通宵才明白其实可以把整个数据通路想象成城市交通系统单总线就是主干道各个功能部件寄存器、ALU、存储器就像分布在道路两侧的建筑而控制信号就是交通信号灯。这种结构最大的特点就是所有数据传输都要通过这条唯一的主干道所以需要精心设计调度方案。在Logisim中搭建这个系统时我发现有几个关键部件必须重点处理寄存器堆相当于CPU的短期记忆存储需要设计双读单写端口ALU负责所有算术逻辑运算要支持add、slt等基本操作控制单元这是整个系统的大脑需要根据指令生成正确的控制信号实际操作中我建议先画出完整的数据通路图。比如lw指令的数据流向应该是存储器→总线→寄存器而add指令则是寄存器→ALU→总线→寄存器。把这些数据流向理清楚后再动手连线会顺利很多。2. 微程序控制器实现详解2.1 微指令格式设计微程序控制器就像一本菜谱每条机器指令都对应着一系列烹饪步骤微指令。在实验中我们需要设计一个合理的微指令格式。经过多次尝试我发现这样的结构比较实用| 控制信号 | 判别字段 | 下址字段 |控制信号部分包含Rout、Rin、ALUOp等信号判别字段用于条件跳转如BEQ指令下址字段决定下一条微指令的地址。记得在Logisim中用Splitter工具把这些字段分开处理。2.2 微程序生成技巧刚开始手动编写微程序时我经常搞混各个字段的位置。后来发现用Excel表格预先规划特别高效第一列写微指令地址中间列填写各控制信号值最后两列处理判别和下址字段比如add指令的微程序可能是T1: PCout1, MARin1 (取指令地址) T2: Memout1, IRin1 (取指令) T3: Rsout1, Xin1 (取第一个操作数) T4: Rtout1, Yin1 (取第二个操作数) T5: ALUopadd, Zin1 (执行加法) T6: Zout1, Rin1, RegDst1 (写回结果)3. 关键指令实现剖析3.1 存储器访问指令(lw/sw)lw指令是最考验数据通路设计的指令之一。我调试时发现最容易出错的是时序控制首先要把地址计算正确基址偏移量然后要确保存储器访问和数据写回的节拍配合具体控制信号序列应该是T1: Rsout1, Xin1 (取基址) T2: Immout1, ALUopadd, Zin1 (计算地址) T3: Zout1, MARin1 (送地址到MAR) T4: Memout1, Rin1 (读存储器到寄存器)3.2 分支指令(beq)实现beq指令的难点在于条件判别。我建议先单独测试PSW.equal标志位的生成用两个已知值测试减法结果验证equal标志是否正确置位判别逻辑电路可以这样设计if (P1 equal) then 跳转到目标地址 else 顺序执行4. 实验调试经验分享4.1 常见问题排查在调试排序程序时我遇到了几个典型问题数据错位检查寄存器选择信号是否正确特别是RegDst信号时序不同步尝试调整时钟边沿下降沿通常更稳定控制信号冲突用Logisim的时序图功能观察信号变化4.2 性能优化建议虽然实验重点是功能实现但适当优化能让程序跑得更快减少不必要的总线传输合理安排微指令顺序避免空等周期对频繁使用的指令如add可以优化微程序步骤记得在RAM中加载sort-5.hex测试时先单步执行观察前几条指令的数据流动确认基本功能正常后再全速运行。当看到存储器中的数据最终按降序排列时那种成就感绝对值得所有的调试煎熬。