1. 项目概述回望90年代CMOS工艺的奠基之路如果你是一位刚入行的半导体工艺工程师或者是对芯片制造充满好奇的电子爱好者当你翻开一本现代集成电路制造手册时扑面而来的可能是FinFET、EUV光刻、High-K金属栅这些前沿术语。但就像摩天大楼的地基一样我们今天看到的这些复杂技术其核心的工艺流程和基础架构很大程度上是在上世纪90年代被确立和成熟的。那个十年是CMOS技术从“能用”走向“好用”和“大规模普及”的关键转折期。我们今天谈论的“半导体行业ICT技术”其核心——集成电路制造技术正是在那个时期经历了一系列革命性的变革从材料、隔离、互连到设备构建起了现代芯片制造的雏形。理解这段历史不仅是了解技术演进的脉络更是深刻理解当下每一道工艺步骤“为什么这么做”的钥匙。这篇文章我就结合自己多年在产线和技术研发中的见闻带你拆解90年代CMOS工艺的几个核心发展看看那些如今看来“基础”的技术当年是如何解决棘手问题并塑造了行业面貌的。2. 核心工艺模块的演进与原理剖析90年代的CMOS工艺演进并非单一技术的突破而是一系列相互关联的模块化创新共同作用的结果。我们可以把这些创新看作是为了解决“更小、更快、更省电”这个核心目标而打出的组合拳。2.1 从“本体硅”到“外延硅”材料纯净度的飞跃早期的芯片直接制作在从CZ法切克劳斯基法生长的单晶硅棒切割而成的晶圆上。这种晶圆本身含有来自石英坩埚的微量氧和碳杂质。虽然浓度很低但在特征尺寸进入亚微米小于1微米领域后这些杂质会成为载流子的散射中心影响晶体管的迁移率和性能甚至导致漏电。注意这里说的“杂质”并非故意掺杂的硼、磷等而是非受控的、有害的污染。它们就像玻璃中的微小气泡虽然不影响玻璃整体透明但会散射光线。因此硅外延Epitaxial Silicon技术被引入。它的原理是在原始硅衬底称为“衬底”或“Substrate”上通过化学气相沉积CVD的方式同质生长一层纯净的、晶体结构高度完美的单晶硅薄膜外延层。晶体管的核心区域就制作在这层“纯净”的外延层上。为什么这么做高纯度外延生长过程可以精确控制生长出的硅层杂质浓度极低电子和空穴在其中运动受到的阻碍小器件速度更快。缺陷控制外延层晶体质量高位错等缺陷少提高了芯片的良率和可靠性。灵活性可以生长与衬底掺杂类型和浓度不同的外延层为器件设计如制作埋层提供了灵活性。这相当于在一块带有细微纹理杂质的画布上先均匀地铺上一层极致光滑、纯净的新画布外延层然后再在上面进行精细的创作制作晶体管。2.2 隔离技术从LOCOS到浅沟槽隔离STI晶体管做出来了但几十亿个晶体管挤在指甲盖大小的芯片上如何防止它们彼此“串扰”这就是隔离技术要解决的问题。90年代之前主流技术是LOCOSLocal Oxidation of Silicon局部硅氧化。它的原理是通过氮化硅掩膜在有源区以外的区域生长一层厚厚的二氧化硅场氧像一堵“氧化墙”把晶体管隔开。然而LOCOS有个致命缺点——“鸟嘴”效应。氧化过程会横向侵蚀氮化硅掩膜下方形成像鸟嘴一样的侵入结构这浪费了宝贵的芯片面积并且在尺寸微缩后变得不可接受。浅沟槽隔离Shallow Trench Isolation, STI技术应运而生并迅速成为主流一直沿用至今。其工艺流程大致如下刻蚀沟槽在硅片上沉积氮化硅/氧化硅硬掩膜光刻定义出隔离区域然后进行各向异性干法刻蚀在硅中挖出浅沟槽。氧化衬垫在沟槽侧壁和底部生长一层薄二氧化硅目的是修复刻蚀损伤、钝化界面。填充氧化物使用高密度等离子体化学气相沉积HDP-CVD等方法用二氧化硅将沟槽填满。化学机械抛光CMP通过CMP将表面磨平去除多余的氧化物和上层的氮化硅掩膜形成平坦的表面。为什么STI更好高密度集成STI是垂直结构几乎没有横向侵蚀可以做出更窄、更密集的隔离极大提高了集成度。良好的平坦化CMP后表面非常平坦为后续精细的光刻和薄膜沉积奠定了完美基础。更好的隔离性能深宽比可控的沟槽提供了更有效的电学隔离。STI工艺是90年代工艺模块化的一个典范它融合了光刻、干法刻蚀、CVD和CMP等多个关键子工艺。2.3 轻掺杂漏LDD与侧墙间隔层对抗热载流子效应当晶体管尺寸缩小电源电压并未同比降低时沟道中的电场强度会急剧增加。高能载流子热载流子会注入到栅氧层中造成器件性能漂移甚至永久损伤这就是热载流子效应HCE。轻掺杂漏Lightly Doped Drain, LDD结构就是为了缓解这个问题。其核心思想是在重掺杂的源漏区与沟道之间插入一个轻掺杂的过渡区。这个过渡区可以降低漏端附近的峰值电场从而减少热载流子的产生。而实现LDD的关键结构就是侧墙间隔层Spacer。它的制作通常是在栅极形成后先进行一次轻剂量的源漏扩展区注入形成LDD区然后在整个晶圆上沉积一层氮化硅或氧化硅薄膜接着进行各向异性干法刻蚀。由于各向异性刻蚀主要垂直向下栅极侧壁的薄膜会被保留下来形成“侧墙”。这个侧墙就像一个模具保护了LDD区域随后进行的重掺杂源漏注入会被侧墙阻挡从而自对准地形成与沟道有一定距离的重掺杂区。实操心得侧墙间隔层的厚度和形状至关重要。厚度决定了LDD区的长度影响器件的驱动电流和抗热载流子能力。形状是否垂直会影响后续硅化物形成的质量。工艺开发中需要精细调整沉积和刻蚀的配方。2.4 自对准硅化物Salicide降低寄生电阻的利器随着晶体管变小多晶硅栅和源漏区的寄生电阻占比越来越大严重制约速度提升和功耗降低。多晶硅的电阻率较高直接金属连线接触电阻也大。自对准硅化物Self-Aligned Silicide工艺完美地解决了这个问题。90年代主流是钛硅化物TiSi2和钴硅化物CoSi2。以钛硅化物为例其自对准工艺流程如下在形成晶体管包括栅、侧墙、源漏后在整个晶圆表面沉积一层金属钛Ti。进行第一次快速热处理RTP让钛与暴露的硅源漏区的单晶硅、栅极的多晶硅发生反应形成硅化物TiSi2。而钛落在侧墙氮化硅/氧化硅和隔离区二氧化硅上则不会反应。使用特定的湿法化学溶液如SC-1氨水双氧水选择性地去除未反应的金属钛留下硅化物。进行第二次RTP将硅化物相态转化为低电阻的C54相对于TiSi2进一步降低电阻。为什么是“自对准”因为硅化物只在有硅的地方形成并且位置由已有的栅和侧墙结构自然定义无需额外光刻对准避免了光刻对准误差也节省了面积。工艺难点对于极窄的栅线条TiSi2的C54相形成困难会导致电阻率急剧上升线宽效应。这是后来钴硅化物、镍硅化物取代钛硅化物的主要原因之一。但在90年代中前期TiSi2是主流且成熟的选择。3. 制造设备与工艺整合的范式转移90年代不仅是工艺技术的革命也是半导体制造模式的革命。此前很多IDM集成器件制造商如英特尔、德州仪器倾向于自己开发定制化的工艺和设备垂直整合度高。但这也导致研发成本巨大技术扩散慢。3.1 专业设备供应商的崛起从90年代开始像应用材料Applied Materials、泛林Lam Research、东京电子TEL等专业半导体设备公司迅速壮大。他们不再只卖单台设备而是提供“工艺解决方案”。例如针对STI工艺设备商会提供一套包含刻蚀机、CVD设备、CMP设备的整合方案并给出经过验证的工艺菜单Recipe。对产业的影响降低门槛Fab晶圆厂可以更专注于电路设计和整合无需从头研发所有工艺设备大大降低了建设先进生产线的资本和技术门槛催生了台积电、联电等纯代工厂Foundry的繁荣。标准化与效率设备工艺的标准化使得不同Fab之间的技术转移、工程师流动和知识共享成为可能加速了整个行业的技术迭代。配套工具能够在同一主机平台或同一软件框架下运行不同工艺步骤的“配套工具”备受青睐。例如一个集成的“晶圆轨道机-步进机”系统将涂胶、烘烤、曝光、显影等多个步骤无缝衔接减少了晶圆在不同设备间传递带来的颗粒污染和误差积累。3.2 从批处理到单晶圆处理传统的立式扩散炉Batch Furnace一次可以处理上百片晶圆产能高在氧化、扩散、LPCVD等高温长时工艺中仍有优势。但其缺点是均匀性控制挑战大一片晶圆的问题可能影响一整批。单晶圆处理Single Wafer Processing系统如快速热处理RTP、单片清洗机、单片刻蚀机在90年代得到广泛应用。它们一次只处理一片晶圆。为什么转向单晶圆卓越的均匀性控制可以对每一片晶圆进行实时监控和闭环控制实现片内和片间的高度均匀性这对于特征尺寸小于0.5微米的关键层至关重要。减少热积存RTP采用高强度灯光在几秒到几十秒内将晶圆加热到目标温度并快速冷却热积存Thermal Budget极小。热积存过大会导致杂质扩散加剧破坏浅结浅源漏和精细的掺杂分布。因此RTP完美适用于离子注入后的退火激活和硅化物形成。灵活性高更适合小批量、多品种的生产和工艺开发。现代先进芯片制造中关键步骤几乎全部采用单晶圆处理而批处理系统则退居到一些对均匀性和热积存要求不高的非关键性工艺中。4. 图形化与薄膜工艺的关键变革4.1 光刻技术步入深紫外DUV时代图形化是芯片制造的“画笔”。90年代光刻的曝光光源从紫外光UV波长436nm i-line迈入了深紫外光DUV波长248nm KrF准分子激光。波长缩短直接带来了更高的分辨率能够定义更细的线条。正胶成为主流当线条尺寸缩小到3微米以下时负性光刻胶曝光区域交联显影时保留由于溶胀效应等原因分辨率达到极限。正性光刻胶曝光区域化学键断裂显影时溶解具有更好的分辨率和图形保真度成为亚微米光刻的唯一选择。步进扫描机Stepper/Scanner取代了早期的接触式、接近式光刻机。它通过将掩膜版Reticle上的图形通过投影透镜以5:1或4:1的比例缩小分步重复地曝光到晶圆的不同区域。结合晶圆轨道机Track组成的集群设备实现了从涂胶、软烘、对准曝光到显影、硬烘的全自动化极大提升了精度和产能。4.2 刻蚀技术干法刻蚀全面主导湿法刻蚀是各向同性的即横向和纵向刻蚀速率一样这会严重导致图形失真钻蚀。对于亚微米图形这不可接受。等离子体干法刻蚀在90年代成为图形转移的绝对主力。它通过等离子体产生高活性的离子和自由基在强电场下进行各向异性主要是垂直方向刻蚀能够完美地复制光刻胶上的图形。反应离子刻蚀RIE是其中的核心。注意湿法刻蚀并未消失。它因其选择性高、成本低、无等离子体损伤等优点仍然广泛应用于整面薄膜去除如去除硅片表面的自然氧化层、测试片的快速刻蚀、清洗步骤如RCA标准清洗以及某些CVD薄膜的质量控制中。4.3 薄膜沉积CVD与PVD的演进介电材料沉积BPSG硼磷硅玻璃作为金属前介质PMD用于隔离晶体管与第一层金属。添加硼和磷可以降低玻璃的再流动温度从~1100°C降至~800°C。通过高温退火使其流动可以平坦化台阶减小后续光刻的焦深需求。降低热积存对微小器件至关重要。PE-TEOS等离子体增强型正硅酸乙酯和O3-TEOS臭氧TEOS这两种CVD工艺被广泛用于沉积二氧化硅薄膜。PE-TEOS台阶覆盖性好填充能力佳常用于浅沟槽隔离STI的介质填充和侧墙间隔层的沉积。O3-TEOS则常用于层间介质ILD的沉积具有良好的间隙填充能力。金属化沉积从蒸发到溅射PVD对于金属互连线电子束蒸发因其台阶覆盖性差、合金成分控制难等问题被淘汰。直流磁控溅射成为铝及其合金如Al-Si-Cu沉积的标准技术。它通过等离子体轰击靶材将金属原子“溅射”到晶圆上薄膜质量、均匀性和台阶覆盖性都更好。钨栓塞Tungsten Plug与阻挡层随着器件层数增多需要垂直连接不同金属层的通孔Via和接触孔Contact越来越深宽比高而窄。铝难以填充这样的结构。CVD钨因其卓越的间隙填充能力成为标准选择。但钨会与硅和二氧化硅发生不良反应因此需要阻挡层Barrier Layer。钛Ti和氮化钛TiN的双层结构成为经典Ti作为粘附层改善钨与下层硅或介质的粘附性TiN作为扩散阻挡层防止钨与硅反应生成高电阻的WSi2。同时在铝互连中Ti也用作接触区的“接触衬垫”降低接触电阻TiN还可作为抗反射涂层ARC改善光刻精度。化学机械抛光CMP钨栓塞工艺中CVD钨会覆盖整个晶圆表面。CMP被用来将多余的钨磨掉只在孔洞中留下钨栓。同样CMP也革命性地应用于二氧化硅介质的全局平坦化为后续多达8-10层的金属互连创造了绝对平坦的表面这是多层互连得以实现的基础技术。5. 电源电压降低与阈值电压调整90年代芯片的电源电压从5V时代逐步向3.3V、2.5V迈进。降低电压最直接的好处是动态功耗与电压平方成正比大幅下降。但这带来了一个设计挑战对于MOS晶体管其驱动电流与Vgs - Vth成正比Vgs是栅源电压Vth是阈值电压。如果电源电压Vdd降低而阈值电压Vth保持不变那么过驱动电压Vdd - Vth就会变小导致晶体管开关速度变慢。为了在低电压下保持性能需要同步降低阈值电压Vth。然而Vth过低会导致关态漏电流亚阈值漏电指数级增加静态功耗飙升。因此需要一个精细的阈值电压调整注入Vt Adjust Implant工艺。如何操作在栅氧生长之后、多晶硅栅沉积之前或之后通过调整注入能量使其穿透多晶硅对沟道区域进行一次低能量、精确剂量的离子注入。通过注入不同类型的杂质NMOS注硼PMOS注磷或砷可以微调沟道的掺杂浓度从而将晶体管的阈值电压“校准”到设计目标值例如0.3V - 0.5V。这个过程需要极其精密的控制和模拟以确保芯片上数百万甚至上亿个晶体管的Vth都落在狭窄的允许范围内。6. 总结与对现代工艺的启示回顾90年代这一系列工艺变革我们可以看到一条清晰的主线一切为了微缩。STI为了更密集的隔离LDD和Salicide为了克服小尺寸下的物理效应高电场、高电阻DUV光刻和干法刻蚀为了定义更细的图形CMP和钨互连为了支撑多层布线低电压和Vt调整为了在性能与功耗间取得平衡。这些技术并非孤立存在而是形成了一个紧密耦合的生态系统。例如没有CMP就无法实现STI和平坦化的ILD多层金属互连就无从谈起没有RTP就无法在低热积存下形成良好的浅结和硅化物。这个时期确立的“模块化工艺”和“设备-工艺协同优化”的产业模式一直延续至今。对于我们今天的工程师而言理解这些“传统”工艺的价值在于建立直觉当你学习FinFET时知道它本质上是为了在更小尺寸下更好地控制沟道学习High-K金属栅时知道它是为了在等效氧化层厚度EOT减小时抑制栅极漏电。这些新问题是老问题微缩在新时代的延续和升级。理解权衡半导体工艺没有“银弹”每一个进步都伴随着权衡。降低电压省电但需要调整Vth并承受漏电增加的风险使用CMP获得平坦化但引入了新的缺陷和均匀性挑战。90年代的工艺史就是一部精彩的权衡史。掌握基础无论技术如何演进清洗、氧化、扩散、离子注入、薄膜沉积、光刻、刻蚀、CMP这八大核心工艺模块依然是基石。90年代是这些模块成熟并系统化整合的时期其基本原理和思维方式是永恒的。最后分享一个在产线工作中深有体会的点工艺窗口Process Window的概念。90年代的每一项创新无论是STI的刻蚀深度与填充能力还是Salicide的相变控制都是在努力扩大该工艺步骤的“可操作范围”。现代工艺的研发本质上就是在无数个相互制约的工艺窗口中找到那个能让所有模块都稳定工作的、重叠的“甜蜜点”。这份从90年代传承下来的、对工艺细节极致追求和系统化整合的工程精神才是半导体制造最核心的竞争力。
90年代CMOS工艺演进：从外延硅到STI隔离，奠定现代芯片制造基石
1. 项目概述回望90年代CMOS工艺的奠基之路如果你是一位刚入行的半导体工艺工程师或者是对芯片制造充满好奇的电子爱好者当你翻开一本现代集成电路制造手册时扑面而来的可能是FinFET、EUV光刻、High-K金属栅这些前沿术语。但就像摩天大楼的地基一样我们今天看到的这些复杂技术其核心的工艺流程和基础架构很大程度上是在上世纪90年代被确立和成熟的。那个十年是CMOS技术从“能用”走向“好用”和“大规模普及”的关键转折期。我们今天谈论的“半导体行业ICT技术”其核心——集成电路制造技术正是在那个时期经历了一系列革命性的变革从材料、隔离、互连到设备构建起了现代芯片制造的雏形。理解这段历史不仅是了解技术演进的脉络更是深刻理解当下每一道工艺步骤“为什么这么做”的钥匙。这篇文章我就结合自己多年在产线和技术研发中的见闻带你拆解90年代CMOS工艺的几个核心发展看看那些如今看来“基础”的技术当年是如何解决棘手问题并塑造了行业面貌的。2. 核心工艺模块的演进与原理剖析90年代的CMOS工艺演进并非单一技术的突破而是一系列相互关联的模块化创新共同作用的结果。我们可以把这些创新看作是为了解决“更小、更快、更省电”这个核心目标而打出的组合拳。2.1 从“本体硅”到“外延硅”材料纯净度的飞跃早期的芯片直接制作在从CZ法切克劳斯基法生长的单晶硅棒切割而成的晶圆上。这种晶圆本身含有来自石英坩埚的微量氧和碳杂质。虽然浓度很低但在特征尺寸进入亚微米小于1微米领域后这些杂质会成为载流子的散射中心影响晶体管的迁移率和性能甚至导致漏电。注意这里说的“杂质”并非故意掺杂的硼、磷等而是非受控的、有害的污染。它们就像玻璃中的微小气泡虽然不影响玻璃整体透明但会散射光线。因此硅外延Epitaxial Silicon技术被引入。它的原理是在原始硅衬底称为“衬底”或“Substrate”上通过化学气相沉积CVD的方式同质生长一层纯净的、晶体结构高度完美的单晶硅薄膜外延层。晶体管的核心区域就制作在这层“纯净”的外延层上。为什么这么做高纯度外延生长过程可以精确控制生长出的硅层杂质浓度极低电子和空穴在其中运动受到的阻碍小器件速度更快。缺陷控制外延层晶体质量高位错等缺陷少提高了芯片的良率和可靠性。灵活性可以生长与衬底掺杂类型和浓度不同的外延层为器件设计如制作埋层提供了灵活性。这相当于在一块带有细微纹理杂质的画布上先均匀地铺上一层极致光滑、纯净的新画布外延层然后再在上面进行精细的创作制作晶体管。2.2 隔离技术从LOCOS到浅沟槽隔离STI晶体管做出来了但几十亿个晶体管挤在指甲盖大小的芯片上如何防止它们彼此“串扰”这就是隔离技术要解决的问题。90年代之前主流技术是LOCOSLocal Oxidation of Silicon局部硅氧化。它的原理是通过氮化硅掩膜在有源区以外的区域生长一层厚厚的二氧化硅场氧像一堵“氧化墙”把晶体管隔开。然而LOCOS有个致命缺点——“鸟嘴”效应。氧化过程会横向侵蚀氮化硅掩膜下方形成像鸟嘴一样的侵入结构这浪费了宝贵的芯片面积并且在尺寸微缩后变得不可接受。浅沟槽隔离Shallow Trench Isolation, STI技术应运而生并迅速成为主流一直沿用至今。其工艺流程大致如下刻蚀沟槽在硅片上沉积氮化硅/氧化硅硬掩膜光刻定义出隔离区域然后进行各向异性干法刻蚀在硅中挖出浅沟槽。氧化衬垫在沟槽侧壁和底部生长一层薄二氧化硅目的是修复刻蚀损伤、钝化界面。填充氧化物使用高密度等离子体化学气相沉积HDP-CVD等方法用二氧化硅将沟槽填满。化学机械抛光CMP通过CMP将表面磨平去除多余的氧化物和上层的氮化硅掩膜形成平坦的表面。为什么STI更好高密度集成STI是垂直结构几乎没有横向侵蚀可以做出更窄、更密集的隔离极大提高了集成度。良好的平坦化CMP后表面非常平坦为后续精细的光刻和薄膜沉积奠定了完美基础。更好的隔离性能深宽比可控的沟槽提供了更有效的电学隔离。STI工艺是90年代工艺模块化的一个典范它融合了光刻、干法刻蚀、CVD和CMP等多个关键子工艺。2.3 轻掺杂漏LDD与侧墙间隔层对抗热载流子效应当晶体管尺寸缩小电源电压并未同比降低时沟道中的电场强度会急剧增加。高能载流子热载流子会注入到栅氧层中造成器件性能漂移甚至永久损伤这就是热载流子效应HCE。轻掺杂漏Lightly Doped Drain, LDD结构就是为了缓解这个问题。其核心思想是在重掺杂的源漏区与沟道之间插入一个轻掺杂的过渡区。这个过渡区可以降低漏端附近的峰值电场从而减少热载流子的产生。而实现LDD的关键结构就是侧墙间隔层Spacer。它的制作通常是在栅极形成后先进行一次轻剂量的源漏扩展区注入形成LDD区然后在整个晶圆上沉积一层氮化硅或氧化硅薄膜接着进行各向异性干法刻蚀。由于各向异性刻蚀主要垂直向下栅极侧壁的薄膜会被保留下来形成“侧墙”。这个侧墙就像一个模具保护了LDD区域随后进行的重掺杂源漏注入会被侧墙阻挡从而自对准地形成与沟道有一定距离的重掺杂区。实操心得侧墙间隔层的厚度和形状至关重要。厚度决定了LDD区的长度影响器件的驱动电流和抗热载流子能力。形状是否垂直会影响后续硅化物形成的质量。工艺开发中需要精细调整沉积和刻蚀的配方。2.4 自对准硅化物Salicide降低寄生电阻的利器随着晶体管变小多晶硅栅和源漏区的寄生电阻占比越来越大严重制约速度提升和功耗降低。多晶硅的电阻率较高直接金属连线接触电阻也大。自对准硅化物Self-Aligned Silicide工艺完美地解决了这个问题。90年代主流是钛硅化物TiSi2和钴硅化物CoSi2。以钛硅化物为例其自对准工艺流程如下在形成晶体管包括栅、侧墙、源漏后在整个晶圆表面沉积一层金属钛Ti。进行第一次快速热处理RTP让钛与暴露的硅源漏区的单晶硅、栅极的多晶硅发生反应形成硅化物TiSi2。而钛落在侧墙氮化硅/氧化硅和隔离区二氧化硅上则不会反应。使用特定的湿法化学溶液如SC-1氨水双氧水选择性地去除未反应的金属钛留下硅化物。进行第二次RTP将硅化物相态转化为低电阻的C54相对于TiSi2进一步降低电阻。为什么是“自对准”因为硅化物只在有硅的地方形成并且位置由已有的栅和侧墙结构自然定义无需额外光刻对准避免了光刻对准误差也节省了面积。工艺难点对于极窄的栅线条TiSi2的C54相形成困难会导致电阻率急剧上升线宽效应。这是后来钴硅化物、镍硅化物取代钛硅化物的主要原因之一。但在90年代中前期TiSi2是主流且成熟的选择。3. 制造设备与工艺整合的范式转移90年代不仅是工艺技术的革命也是半导体制造模式的革命。此前很多IDM集成器件制造商如英特尔、德州仪器倾向于自己开发定制化的工艺和设备垂直整合度高。但这也导致研发成本巨大技术扩散慢。3.1 专业设备供应商的崛起从90年代开始像应用材料Applied Materials、泛林Lam Research、东京电子TEL等专业半导体设备公司迅速壮大。他们不再只卖单台设备而是提供“工艺解决方案”。例如针对STI工艺设备商会提供一套包含刻蚀机、CVD设备、CMP设备的整合方案并给出经过验证的工艺菜单Recipe。对产业的影响降低门槛Fab晶圆厂可以更专注于电路设计和整合无需从头研发所有工艺设备大大降低了建设先进生产线的资本和技术门槛催生了台积电、联电等纯代工厂Foundry的繁荣。标准化与效率设备工艺的标准化使得不同Fab之间的技术转移、工程师流动和知识共享成为可能加速了整个行业的技术迭代。配套工具能够在同一主机平台或同一软件框架下运行不同工艺步骤的“配套工具”备受青睐。例如一个集成的“晶圆轨道机-步进机”系统将涂胶、烘烤、曝光、显影等多个步骤无缝衔接减少了晶圆在不同设备间传递带来的颗粒污染和误差积累。3.2 从批处理到单晶圆处理传统的立式扩散炉Batch Furnace一次可以处理上百片晶圆产能高在氧化、扩散、LPCVD等高温长时工艺中仍有优势。但其缺点是均匀性控制挑战大一片晶圆的问题可能影响一整批。单晶圆处理Single Wafer Processing系统如快速热处理RTP、单片清洗机、单片刻蚀机在90年代得到广泛应用。它们一次只处理一片晶圆。为什么转向单晶圆卓越的均匀性控制可以对每一片晶圆进行实时监控和闭环控制实现片内和片间的高度均匀性这对于特征尺寸小于0.5微米的关键层至关重要。减少热积存RTP采用高强度灯光在几秒到几十秒内将晶圆加热到目标温度并快速冷却热积存Thermal Budget极小。热积存过大会导致杂质扩散加剧破坏浅结浅源漏和精细的掺杂分布。因此RTP完美适用于离子注入后的退火激活和硅化物形成。灵活性高更适合小批量、多品种的生产和工艺开发。现代先进芯片制造中关键步骤几乎全部采用单晶圆处理而批处理系统则退居到一些对均匀性和热积存要求不高的非关键性工艺中。4. 图形化与薄膜工艺的关键变革4.1 光刻技术步入深紫外DUV时代图形化是芯片制造的“画笔”。90年代光刻的曝光光源从紫外光UV波长436nm i-line迈入了深紫外光DUV波长248nm KrF准分子激光。波长缩短直接带来了更高的分辨率能够定义更细的线条。正胶成为主流当线条尺寸缩小到3微米以下时负性光刻胶曝光区域交联显影时保留由于溶胀效应等原因分辨率达到极限。正性光刻胶曝光区域化学键断裂显影时溶解具有更好的分辨率和图形保真度成为亚微米光刻的唯一选择。步进扫描机Stepper/Scanner取代了早期的接触式、接近式光刻机。它通过将掩膜版Reticle上的图形通过投影透镜以5:1或4:1的比例缩小分步重复地曝光到晶圆的不同区域。结合晶圆轨道机Track组成的集群设备实现了从涂胶、软烘、对准曝光到显影、硬烘的全自动化极大提升了精度和产能。4.2 刻蚀技术干法刻蚀全面主导湿法刻蚀是各向同性的即横向和纵向刻蚀速率一样这会严重导致图形失真钻蚀。对于亚微米图形这不可接受。等离子体干法刻蚀在90年代成为图形转移的绝对主力。它通过等离子体产生高活性的离子和自由基在强电场下进行各向异性主要是垂直方向刻蚀能够完美地复制光刻胶上的图形。反应离子刻蚀RIE是其中的核心。注意湿法刻蚀并未消失。它因其选择性高、成本低、无等离子体损伤等优点仍然广泛应用于整面薄膜去除如去除硅片表面的自然氧化层、测试片的快速刻蚀、清洗步骤如RCA标准清洗以及某些CVD薄膜的质量控制中。4.3 薄膜沉积CVD与PVD的演进介电材料沉积BPSG硼磷硅玻璃作为金属前介质PMD用于隔离晶体管与第一层金属。添加硼和磷可以降低玻璃的再流动温度从~1100°C降至~800°C。通过高温退火使其流动可以平坦化台阶减小后续光刻的焦深需求。降低热积存对微小器件至关重要。PE-TEOS等离子体增强型正硅酸乙酯和O3-TEOS臭氧TEOS这两种CVD工艺被广泛用于沉积二氧化硅薄膜。PE-TEOS台阶覆盖性好填充能力佳常用于浅沟槽隔离STI的介质填充和侧墙间隔层的沉积。O3-TEOS则常用于层间介质ILD的沉积具有良好的间隙填充能力。金属化沉积从蒸发到溅射PVD对于金属互连线电子束蒸发因其台阶覆盖性差、合金成分控制难等问题被淘汰。直流磁控溅射成为铝及其合金如Al-Si-Cu沉积的标准技术。它通过等离子体轰击靶材将金属原子“溅射”到晶圆上薄膜质量、均匀性和台阶覆盖性都更好。钨栓塞Tungsten Plug与阻挡层随着器件层数增多需要垂直连接不同金属层的通孔Via和接触孔Contact越来越深宽比高而窄。铝难以填充这样的结构。CVD钨因其卓越的间隙填充能力成为标准选择。但钨会与硅和二氧化硅发生不良反应因此需要阻挡层Barrier Layer。钛Ti和氮化钛TiN的双层结构成为经典Ti作为粘附层改善钨与下层硅或介质的粘附性TiN作为扩散阻挡层防止钨与硅反应生成高电阻的WSi2。同时在铝互连中Ti也用作接触区的“接触衬垫”降低接触电阻TiN还可作为抗反射涂层ARC改善光刻精度。化学机械抛光CMP钨栓塞工艺中CVD钨会覆盖整个晶圆表面。CMP被用来将多余的钨磨掉只在孔洞中留下钨栓。同样CMP也革命性地应用于二氧化硅介质的全局平坦化为后续多达8-10层的金属互连创造了绝对平坦的表面这是多层互连得以实现的基础技术。5. 电源电压降低与阈值电压调整90年代芯片的电源电压从5V时代逐步向3.3V、2.5V迈进。降低电压最直接的好处是动态功耗与电压平方成正比大幅下降。但这带来了一个设计挑战对于MOS晶体管其驱动电流与Vgs - Vth成正比Vgs是栅源电压Vth是阈值电压。如果电源电压Vdd降低而阈值电压Vth保持不变那么过驱动电压Vdd - Vth就会变小导致晶体管开关速度变慢。为了在低电压下保持性能需要同步降低阈值电压Vth。然而Vth过低会导致关态漏电流亚阈值漏电指数级增加静态功耗飙升。因此需要一个精细的阈值电压调整注入Vt Adjust Implant工艺。如何操作在栅氧生长之后、多晶硅栅沉积之前或之后通过调整注入能量使其穿透多晶硅对沟道区域进行一次低能量、精确剂量的离子注入。通过注入不同类型的杂质NMOS注硼PMOS注磷或砷可以微调沟道的掺杂浓度从而将晶体管的阈值电压“校准”到设计目标值例如0.3V - 0.5V。这个过程需要极其精密的控制和模拟以确保芯片上数百万甚至上亿个晶体管的Vth都落在狭窄的允许范围内。6. 总结与对现代工艺的启示回顾90年代这一系列工艺变革我们可以看到一条清晰的主线一切为了微缩。STI为了更密集的隔离LDD和Salicide为了克服小尺寸下的物理效应高电场、高电阻DUV光刻和干法刻蚀为了定义更细的图形CMP和钨互连为了支撑多层布线低电压和Vt调整为了在性能与功耗间取得平衡。这些技术并非孤立存在而是形成了一个紧密耦合的生态系统。例如没有CMP就无法实现STI和平坦化的ILD多层金属互连就无从谈起没有RTP就无法在低热积存下形成良好的浅结和硅化物。这个时期确立的“模块化工艺”和“设备-工艺协同优化”的产业模式一直延续至今。对于我们今天的工程师而言理解这些“传统”工艺的价值在于建立直觉当你学习FinFET时知道它本质上是为了在更小尺寸下更好地控制沟道学习High-K金属栅时知道它是为了在等效氧化层厚度EOT减小时抑制栅极漏电。这些新问题是老问题微缩在新时代的延续和升级。理解权衡半导体工艺没有“银弹”每一个进步都伴随着权衡。降低电压省电但需要调整Vth并承受漏电增加的风险使用CMP获得平坦化但引入了新的缺陷和均匀性挑战。90年代的工艺史就是一部精彩的权衡史。掌握基础无论技术如何演进清洗、氧化、扩散、离子注入、薄膜沉积、光刻、刻蚀、CMP这八大核心工艺模块依然是基石。90年代是这些模块成熟并系统化整合的时期其基本原理和思维方式是永恒的。最后分享一个在产线工作中深有体会的点工艺窗口Process Window的概念。90年代的每一项创新无论是STI的刻蚀深度与填充能力还是Salicide的相变控制都是在努力扩大该工艺步骤的“可操作范围”。现代工艺的研发本质上就是在无数个相互制约的工艺窗口中找到那个能让所有模块都稳定工作的、重叠的“甜蜜点”。这份从90年代传承下来的、对工艺细节极致追求和系统化整合的工程精神才是半导体制造最核心的竞争力。
