DC-DC电源模块的输出纹波和噪声是影响后端模拟电路、射频通信、高精度ADC/DAC性能的关键因素。尽管模块内部已集成滤波电路但系统级的噪声抑制仍需设计者关注。本文基于智腾1/16砖模块规格书中的纹波测试数据分析纹波的来源、测试方法以及在实际布局中降低噪声的工程技巧。一、规格书中的纹波参数解读各1/16砖模块均提供了输出纹波和噪声峰峰值Vp-p指标测试条件统一为示波器带宽20MHz探头外接0.1μF陶瓷电容与10μF电解电容负载端并联。典型数值如下观察可知输出电压越高纹波绝对值通常越大但相对纹波纹波/输出电压在较低电压时更显著3.3V下100mV纹波占3%。不同型号的测试输出电容不同反映厂商推荐的应用条件。Z28S05M80SNA使用10μF输出电容即达到50mV典型纹波而Z18S24M50SNA需要47μF才能控制纹波。二、纹波的构成与测试注意事项开关电源的输出纹波由两部分组成开关纹波与开关频率1/16砖为330kHz同频的周期性脉动主要由电感电流纹波和输出电容ESR决定。高频噪声开关管导通/关断瞬间产生的尖峰频率可达数十MHz与PCB寄生参数、探头接地有关。规格书中规定20MHz带宽测量是为了滤除超高频噪声聚焦于对电路影响更大的低频纹波。同时要求探头外接0.1μF10μF电容这是为了模拟实际负载端的去耦效果避免因引线电感造成测量值虚高。工程测量建议使用同轴电缆或专用纹波探头采用“靠接法”——将探头地线环取下用铜丝绕成小环直接焊在输出电容两端测量。避免使用长接地夹否则会引入大量共模噪声。三、降低输出纹波的系统级方法增加输出电容规格书给出的“最大容性负载”一般远大于测试使用的电容值。例如Z28S05M80SNA最大容性负载6000μF而测试仅用10μF。在实际应用中可以额外增加低ESR的陶瓷电容如22μF×10个来降低纹波。注意陶瓷电容的直流偏置效应X5R/X7R材质在额定电压下容量可能下降80%应选择更高耐压的电容或使用聚合物钽电容。加入二阶LC滤波器对于对噪声极其敏感的负载如射频VCO、PLL可在模块输出与负载之间加入额外的LC滤波级。典型电路串联铁氧体磁珠如BLM系列阻抗100Ω100MHz并联10μF陶瓷电容。注意LC滤波器的截止频率应远低于开关频率330kHz例如设截止频率为30kHzL10μHC2.2μF。但需注意LC谐振带来的稳定性问题可并联阻尼电阻。优化PCB布局模块的输出引脚到负载的路径应短且宽减少寄生电感。输出电容应紧靠模块输出引脚和负载之间优先放置高频去耦电容0.1μF-1μF。使用多层板输出电源层和地层相邻形成平面电容。避免在输出回路中形成大的环路面积。远端采样SNS的正确使用1/16砖模块提供了SNS和-SNS引脚用于远端采样。如果负载与模块距离较远应将SNS线分别连接到负载端的正负极以补偿线路压降。但SNS线对噪声敏感应成对走线并远离开关节点。四、不同输出电压的纹波优化策略低压大电流3.3V/50W15A纹波电流大应使用多颗低ESR陶瓷电容并联总容值≥200μF。推荐布局模块输出端先经过一个1μF0.1μF高频去耦再经过几个22μF陶瓷电容最后到负载。高压输出24V/28V纹波电压绝对值可能达240mV对于需要±1%精度的高压电源如24V给运放供电240mV纹波占1%尚可接受。若需更低纹波可加后级线性稳压器LDO或增加LC滤波。模块输入侧的纹波输入电流纹波也会通过传导干扰影响系统。规格书中提供了输入纹波电流值如Z28S05M80SNA输入纹波210-300mA。应在输入侧并联足够容量的电容推荐100μF/100V电解电容1μF陶瓷电容并尽量缩短输入回路。五、设计实例为高精度ADC供电需求28V输入输出5V/2A10W给16位ADC供电要求输出纹波10mV。方案选择Z28S05M80SNA5V/16A额定远大于需求。然而其典型纹波为50mV超出要求。解决方案在模块输出端增加后级LC滤波L10μH饱和电流≥5AC47μF陶瓷×2形成截止频率约7kHz的低通滤波。再使用一个低噪声LDO如LT3042降至5V其PSRR在330kHz约40dB可将50mV纹波抑制至0.5mV。注意LDO的输入输出压差及功耗。5V降5V不可行需将模块输出设为5.5V上调10%LDO输出5V。如此可满足10mV的严苛纹波要求。六、结论1/16砖电源模块的输出纹波参数在50-240mV范围内对于大多数数字电路和模拟电路已足够。对于噪声敏感负载可通过增加输出电容、添加LC滤波器或级联LDO等方式进一步降低纹波。在设计阶段应仔细阅读规格书中的纹波测试条件20MHz带宽、外接电容并在实际PCB布局中遵循高频设计原则。输出电容的选择、远端采样的正确使用以及输入侧滤波同样重要。合理的设计可将纹波控制在10mV以下满足高精度应用需求。
1/16砖电源模块的输出纹波分析与低噪声设计
DC-DC电源模块的输出纹波和噪声是影响后端模拟电路、射频通信、高精度ADC/DAC性能的关键因素。尽管模块内部已集成滤波电路但系统级的噪声抑制仍需设计者关注。本文基于智腾1/16砖模块规格书中的纹波测试数据分析纹波的来源、测试方法以及在实际布局中降低噪声的工程技巧。一、规格书中的纹波参数解读各1/16砖模块均提供了输出纹波和噪声峰峰值Vp-p指标测试条件统一为示波器带宽20MHz探头外接0.1μF陶瓷电容与10μF电解电容负载端并联。典型数值如下观察可知输出电压越高纹波绝对值通常越大但相对纹波纹波/输出电压在较低电压时更显著3.3V下100mV纹波占3%。不同型号的测试输出电容不同反映厂商推荐的应用条件。Z28S05M80SNA使用10μF输出电容即达到50mV典型纹波而Z18S24M50SNA需要47μF才能控制纹波。二、纹波的构成与测试注意事项开关电源的输出纹波由两部分组成开关纹波与开关频率1/16砖为330kHz同频的周期性脉动主要由电感电流纹波和输出电容ESR决定。高频噪声开关管导通/关断瞬间产生的尖峰频率可达数十MHz与PCB寄生参数、探头接地有关。规格书中规定20MHz带宽测量是为了滤除超高频噪声聚焦于对电路影响更大的低频纹波。同时要求探头外接0.1μF10μF电容这是为了模拟实际负载端的去耦效果避免因引线电感造成测量值虚高。工程测量建议使用同轴电缆或专用纹波探头采用“靠接法”——将探头地线环取下用铜丝绕成小环直接焊在输出电容两端测量。避免使用长接地夹否则会引入大量共模噪声。三、降低输出纹波的系统级方法增加输出电容规格书给出的“最大容性负载”一般远大于测试使用的电容值。例如Z28S05M80SNA最大容性负载6000μF而测试仅用10μF。在实际应用中可以额外增加低ESR的陶瓷电容如22μF×10个来降低纹波。注意陶瓷电容的直流偏置效应X5R/X7R材质在额定电压下容量可能下降80%应选择更高耐压的电容或使用聚合物钽电容。加入二阶LC滤波器对于对噪声极其敏感的负载如射频VCO、PLL可在模块输出与负载之间加入额外的LC滤波级。典型电路串联铁氧体磁珠如BLM系列阻抗100Ω100MHz并联10μF陶瓷电容。注意LC滤波器的截止频率应远低于开关频率330kHz例如设截止频率为30kHzL10μHC2.2μF。但需注意LC谐振带来的稳定性问题可并联阻尼电阻。优化PCB布局模块的输出引脚到负载的路径应短且宽减少寄生电感。输出电容应紧靠模块输出引脚和负载之间优先放置高频去耦电容0.1μF-1μF。使用多层板输出电源层和地层相邻形成平面电容。避免在输出回路中形成大的环路面积。远端采样SNS的正确使用1/16砖模块提供了SNS和-SNS引脚用于远端采样。如果负载与模块距离较远应将SNS线分别连接到负载端的正负极以补偿线路压降。但SNS线对噪声敏感应成对走线并远离开关节点。四、不同输出电压的纹波优化策略低压大电流3.3V/50W15A纹波电流大应使用多颗低ESR陶瓷电容并联总容值≥200μF。推荐布局模块输出端先经过一个1μF0.1μF高频去耦再经过几个22μF陶瓷电容最后到负载。高压输出24V/28V纹波电压绝对值可能达240mV对于需要±1%精度的高压电源如24V给运放供电240mV纹波占1%尚可接受。若需更低纹波可加后级线性稳压器LDO或增加LC滤波。模块输入侧的纹波输入电流纹波也会通过传导干扰影响系统。规格书中提供了输入纹波电流值如Z28S05M80SNA输入纹波210-300mA。应在输入侧并联足够容量的电容推荐100μF/100V电解电容1μF陶瓷电容并尽量缩短输入回路。五、设计实例为高精度ADC供电需求28V输入输出5V/2A10W给16位ADC供电要求输出纹波10mV。方案选择Z28S05M80SNA5V/16A额定远大于需求。然而其典型纹波为50mV超出要求。解决方案在模块输出端增加后级LC滤波L10μH饱和电流≥5AC47μF陶瓷×2形成截止频率约7kHz的低通滤波。再使用一个低噪声LDO如LT3042降至5V其PSRR在330kHz约40dB可将50mV纹波抑制至0.5mV。注意LDO的输入输出压差及功耗。5V降5V不可行需将模块输出设为5.5V上调10%LDO输出5V。如此可满足10mV的严苛纹波要求。六、结论1/16砖电源模块的输出纹波参数在50-240mV范围内对于大多数数字电路和模拟电路已足够。对于噪声敏感负载可通过增加输出电容、添加LC滤波器或级联LDO等方式进一步降低纹波。在设计阶段应仔细阅读规格书中的纹波测试条件20MHz带宽、外接电容并在实际PCB布局中遵循高频设计原则。输出电容的选择、远端采样的正确使用以及输入侧滤波同样重要。合理的设计可将纹波控制在10mV以下满足高精度应用需求。
