PCB布线基础：线宽、线距、过孔一块板子烧了三次，才想起看阻抗去年做一块STM32H7的板子，DDR走线按老规矩10mil线宽、6mil间距拉完，打样回来上电，DDR初始化死活过不去。示波器一挂，信号上升沿全是毛刺，反射波形能把人看哭。后来查资料才发现，10mil线宽在FR4上特性阻抗只有70多欧姆，跟DDR要求的50欧姆差了一截。那板子最后飞了四根线才勉强跑起来，教训深刻。从那以后，我画板子之前必做三件事：算阻抗、算载流、算过孔寄生参数。今天就把这些坑踩出来的经验写下来，能帮一个是一个。线宽：不是越宽越好，是算出来的很多人觉得电源线越宽越好，信号线随便拉。这个想法在低频电路里勉强能用，到了高速或者大电流场景，分分钟翻车。先说信号线宽信号线宽的核心约束是特性阻抗。四层板常见叠层：顶层信号、第二层GND、第三层电源、底层信号。顶层走50欧姆微带线，用JLC的阻抗计算器算一下，1oz铜厚、介质高度0.2mm的情况下，线宽大概在8-10mil。如果换成内层带状线，同样的阻抗要求，线宽要缩到5-6mil。这里有个容易踩的坑：换板厂或者换叠层结构，线宽必须重新算。我见过有人把四层板的参数直接套到六层板上，结果阻抗偏了20%，信号眼图直接闭了。电源线宽看载流电源线宽的计算公式是：I = k * T^0.44 * A^0.725，其中k是铜箔的修正系数，T是温升（摄氏度），A是截面积（平方毫米）。实际工程中没人手算这个，直接查IPC
037、PCB布线基础：线宽、线距、过孔
PCB布线基础：线宽、线距、过孔一块板子烧了三次，才想起看阻抗去年做一块STM32H7的板子，DDR走线按老规矩10mil线宽、6mil间距拉完，打样回来上电，DDR初始化死活过不去。示波器一挂，信号上升沿全是毛刺，反射波形能把人看哭。后来查资料才发现，10mil线宽在FR4上特性阻抗只有70多欧姆，跟DDR要求的50欧姆差了一截。那板子最后飞了四根线才勉强跑起来，教训深刻。从那以后，我画板子之前必做三件事：算阻抗、算载流、算过孔寄生参数。今天就把这些坑踩出来的经验写下来，能帮一个是一个。线宽：不是越宽越好，是算出来的很多人觉得电源线越宽越好，信号线随便拉。这个想法在低频电路里勉强能用，到了高速或者大电流场景，分分钟翻车。先说信号线宽信号线宽的核心约束是特性阻抗。四层板常见叠层：顶层信号、第二层GND、第三层电源、底层信号。顶层走50欧姆微带线，用JLC的阻抗计算器算一下，1oz铜厚、介质高度0.2mm的情况下，线宽大概在8-10mil。如果换成内层带状线，同样的阻抗要求，线宽要缩到5-6mil。这里有个容易踩的坑：换板厂或者换叠层结构，线宽必须重新算。我见过有人把四层板的参数直接套到六层板上，结果阻抗偏了20%，信号眼图直接闭了。电源线宽看载流电源线宽的计算公式是：I = k * T^0.44 * A^0.725，其中k是铜箔的修正系数，T是温升（摄氏度），A是截面积（平方毫米）。实际工程中没人手算这个，直接查IPC
