PAXI- Design LLD

PAXI- Design LLD 一、顶层接口划分(按功能组)1. 时钟与复位两个独立时钟域;异步复位接口方向功能APB_CLK_I,AXI_CLK_I输入APB ≤500MHz、AXI ≤1GHz 时钟APBS_RESETN_I,AXI_RESETN_I输入低有效异步复位(APB 和 AXI 域)SCAN_MODE_I,SCAN_RSTN_I输入DFT 扫描链控制2. 状态与中断输出中断PAXI_INT_O、空闲指示PAXI_IDLE_O、信用停止信号*_DA_STOP_O、L2重试错误MAC_RETRY_ERR_O