1. 项目概述从全控制到“连接式”RIS的演进之路在6G与B5G无线通信的演进蓝图中可重构智能表面Reconfigurable Intelligent Surface, RIS无疑是一颗耀眼的明星。它本质上是一个由大量亚波长单元或称“超表面单元”构成的二维平面通过编程控制每个单元的电磁特性主要是反射相位从而实现对入射电磁波的智能调控例如动态波束赋形、波束扫描、甚至波前整形。这项技术为突破传统无线信道瓶颈、构建智能可控的无线环境提供了革命性的思路。然而理想很丰满现实却很骨感。当我们从学术论文走向工程实现时一个巨大的挑战横亘在面前硬件复杂性与功耗。一个典型的RIS面板可能包含成百上千甚至上万个单元。在传统的“全控制”架构中每个单元都需要独立的控制信号线、驱动电路和可调负载如PIN二极管或变容二极管。这意味着对于一个N×N的RIS控制信号线的数量是N²。随之而来的是复杂的布线、庞大的现场可编程门阵列FPGA或微控制器MCU资源消耗以及不可忽视的静态功耗。文献数据显示一个27×28的1-bit RIS其平均功耗可达2.81W其中控制逻辑电路就占用了1.8W。当RIS规模扩大或需要部署多个面板时功耗和成本将呈指数级增长这严重制约了RIS在基站墙面、路灯杆、室内天花板等实际场景中的大规模、密集化部署。因此业界一直在探索如何“做减法”——在保持RIS核心波束赋形能力的前提下最大限度地简化其硬件结构和控制逻辑。常见的思路是“分组控制”即将多个单元捆绑在一起共享控制信号。但早期的分组策略多基于固定的几何划分如将2×2或4×4的单元块视为一组这种“一刀切”的方式缺乏理论依据往往以牺牲波束灵活性和性能为代价。我们今天要深入探讨的正是一种更智能、更高效的简化方案基于相位相关性的Connected-RIS设计。其核心思想不再是武断地分组而是通过严谨的数学分析识别出在整个波束扫描范围内相位变化行为高度一致的单元然后将这些“命运共同体”连接起来共享同一套控制电路。这就像是在一个庞大的交响乐团中不再为每个乐手配备独立的指挥而是将音高变化规律相似的乐器声部如所有小提琴手合并由一位首席乐手带领从而大幅简化指挥的复杂度。接下来我们将拆解这一设计从理论到仿真的完整逻辑并分享其在工程化过程中的关键考量。2. 核心原理为什么是“相位相关性”要理解Connected-RIS首先要抓住“相位相关性”这个牛鼻子。为什么相关性分析能成为硬件简化的钥匙这需要从RIS波束赋形的基本原理说起。2.1 波束赋形与相位梯度对于一个位于x-z平面的均匀平面阵列UPARIS其第(n, m)个单元的反射系数可以表示为 ψ_{n,m} β_{n,m} exp(j φ_{n,m})其中β是幅度通常为1即全反射φ是需要配置的相位。为了将信号能量聚焦到位于方位角φ_UE、俯仰角θ_UE的用户设备UE上我们需要为每个单元计算并设置一个特定的相位值。这个相位值通常由信道状态信息CSI决定理想情况下是补偿BS-RIS和RIS-UE两条链路的相位之和即 φ_{n,m} -∠(h_{BS, n, m}) - ∠(h_{n, m, UE})。这样所有从RIS反射的信号在UE处就能实现同相叠加获得最大增益。当我们让波束在方位角φ从-80°扫描到80°时每个单元的相位φ_{n,m}会随着目标角度φ_UE的变化而连续变化。关键问题来了不同单元的相位变化模式是否相同直观上处于阵列同一列的单元由于它们相对于波源的横向y轴位置相同仅纵向z轴位置不同它们在水平面方位角波束扫描时的相位变化规律很可能高度相似。而处于不同列的单元其相位变化规律则可能有显著差异。2.2 相关性分析的数学定义与工程意义为了量化这种相似性论文引入了“相位相关性”分析。具体流程如下生成相位矩阵对于覆盖区域内的每一个离散的波束指向角度φ_qq1,2,...,Q根据信道模型计算出一个完整的N×N相位矩阵Φ_q。计算相位差对于RIS中所有可能的单元对例如比较第i列所有单元与第j列对应行单元的相位计算它们在所有Q个波束指向下的相位差序列 ΔΦ_{i,j} [φ_{i,1}(φ_1)-φ_{j,1}(φ_1), ..., φ_{i,N}(φ_Q)-φ_{j,N}(φ_Q)]。设定相关性阈值定义一个阈值ψ_th例如15°, 30°。如果某一对单元或更实用地某一对列在所有Q个波束指向上其相位差的最大绝对值始终小于ψ_th那么我们判定这两列单元的相位变化是“强相关”的。识别连接组所有满足强相关条件的列可以被归为一组。极端情况下如果所有列的相位变化模式都高度一致即任意两列间的最大相位差都小于ψ_th那么整个RIS的所有列都可以被连接起来共享同一个控制信号。论文的仿真结果对应图7(II)表明在合理的阈值如30°下这种列间强相关性是普遍存在的。实操心得阈值ψ_th的选择是性能与复杂度的权衡点。ψ_th设得越小相关性条件越苛刻能被分到一组的列就越少硬件简化程度越低但波束图案的保真度越高。ψ_th设得越大分组越激进硬件简化效果越显著但可能因为强制的相位一致性而引入波束方向图畸变如旁瓣升高、主瓣展宽。在实际工程中这个阈值需要结合具体的覆盖场景如要求的波束宽度、旁瓣抑制水平通过仿真来确定没有放之四海而皆准的“金标准”。2.3 Connected-RIS的硬件实现架构基于上述分析Connected-RIS的硬件架构变得非常简洁对应论文图8按列分组将相位强相关的列归为一组。在最理想的情况下论文主要讨论的所有列都被识别为强相关因此整个RIS的N列被分为N个组实际上就是每一列自成一组但所有组共享相同的控制逻辑这里需要澄清更准确地说是每一列内部的N个单元被识别为强相关。单列控制在每一列中仅第一个例如最顶部的单元配备完整的、可独立寻址的可调负载如PIN二极管和驱动电路。这个单元我们称之为“主控单元”。相位传递该列的其余(N-1)个单元其负载阻抗被设计为与主控单元呈固定的相位偏移关系。这个固定偏移量就是我们在相关性分析中得到的阈值ψ_th或其函数。在电路上这可以通过设计固定的传输线长度差、或使用固定的电容/电感网络来实现。这样一来整个RIS所需的独立控制信号线的数量就从N²锐减到了N即仅需要控制每一列的第一个单元。这种架构带来了两大核心优势控制电路极大简化控制信号生成单元如FPGA需要驱动的I/O端口数量从N²降至N。这不仅减少了FPGA的逻辑资源消耗和引脚数量更极大地简化了从控制板到RIS面板之间繁琐的排线布线降低了连接器成本和潜在的故障点。静态功耗显著降低功耗主要来源于两部分控制电路功耗P_circuit和单元自身功耗P_units。P_circuit与需要驱动的负载数量成正比。在全控制RIS中驱动电路需要驱动N²个单元而在Connected-RIS中仅需驱动N个主控单元因此P_circuit直接降低了约N倍。单元功耗方面虽然单元总数没变但那些“从属单元”的电路可能更简单例如使用固定偏置而非可编程偏置也能带来一定的功耗节省。3. 系统设计与公平覆盖准则在兴奋地着手简化硬件之前一个更根本的问题是我们的RIS到底需要做多大盲目追求大规模阵列固然能获得高增益但也会带来成本、功耗和体积的飙升。Connected-RIS的设计起点是首先确定一个满足基本性能需求的“最小可行规模”。3.1 如何定义“公平覆盖”论文提出了一个非常工程化的设计准则公平覆盖。其目标是对于处于信号盲区或小区边缘的用户通过RIS反射路径接收到的信号功率至少不低于假设该用户与基站BS之间存在直视LoS路径时所能接收到的直接链路功率。为什么要这样定义这确保了RIS的引入不是为了创造“超人”而是为了弥补信道缺陷让弱势位置的用户也能享受到与理想位置用户相当的服务质量从而实现网络覆盖的公平性。这是RIS从“炫技”走向“实用”的关键一步。3.2 最小RIS尺寸的计算方法基于这个准则我们可以推导出所需的最小RIS增益G_RIS,min。设P_t为基站发射功率L为路径损耗|h|^2为信道小尺度衰落功率。直接链路接收功率P_UE^D P_t * L(d_BS,UE) * |h_BS,UE|^2RIS辅助链路接收功率P_UE^I P_t * G_RIS * L(d_BS,RIS) * L(d_RIS,UE) * |h_BS,RIS|^2 * |h_RIS,UE|^2令P_UE^I ≥ P_UE^D即可解出 G_RIS,min [ L(d_BS,UE) * |h_BS,UE|^2 ] / [ L(d_BS,RIS) * L(d_RIS,UE) * |h_BS,RIS|^2 * |h_RIS,UE|^2 ]这个增益是线性的。对于由N个单元组成的RIS其理论最大增益与N²成正比假设理想同相叠加。因此满足公平覆盖所需的最少单元数N_min可以近似为 sqrt(G_RIS,min)。考虑到相位量化误差、硬件非理想等因素我们还需要引入一个增益裕量ΔG_dB例如3 dB或6 dB因此最终所需的单元数 N_req sqrt( G_RIS,min * 10^(ΔG_dB/10) )。注意事项增益裕量的选择是一门艺术。3dB裕量意味着将功率预算翻倍6dB则是四倍。裕量越大系统鲁棒性越强对抗信道波动、估计误差和硬件非理想性的能力也越强但代价是RIS尺寸N_req成平方倍增长直接导致成本、功耗和物理尺寸的增加。在实际网络规划中需要根据信道环境的稳定性如多普勒频移、遮挡物变化频率和硬件制造水平来折中选择。3.3 部署位置的影响一个关键变量RIS应该放在哪里靠近基站靠近用户还是中间论文分析了三种典型部署案例Case 1: RIS近BSCase 2: RIS居中Case 3: RIS近UE并得出了重要结论RIS的位置显著影响其所需的最小尺寸。其内在逻辑在于路径损耗。路径损耗与距离的幂次方成正比在论文使用的3GPP UMi街道峡谷模型中约为21*log10(d)。RIS辅助链路包含BS-RIS和RIS-UE两段路径。当RIS靠近BS时BS-RIS链路损耗小但RIS-UE链路损耗大反之亦然。根据“两数之和固定乘积在两者相等时最小”的原理当RIS位于BS和UE中间时两段距离的乘积最小在理想情况下可能使总路径损耗最小从而可能降低对RIS增益即尺寸的要求。但实际情况更复杂因为还要考虑具体的角度、天线模式等。仿真结果论文图4清晰地表明在相同的增益裕量下RIS居中部署Case 2通常所需单元数最多因为此时RIS需要同时服务距离都较远的BS和UE。而RIS靠近一端时由于有一段链路距离很短路径损耗大大降低因此对RIS增益的要求也相应降低。这个结论对网络规划极具指导意义在部署RIS时应优先考虑将其放置在更靠近用户群或基站一侧而不是机械地放在正中间这样可以有效减小RIS面板的尺寸和成本。4. Connected-RIS的详细实现与性能拆解明确了RIS的规模需求后我们就可以将相关性分析应用于这个确定尺寸的RIS上来设计具体的Connected-RIS硬件。4.1 从相位矩阵到连接映射的生成流程整个设计流程可以概括为以下几步这也是工程实现的蓝图确定场景与参数明确工作频率如5 GHz、BS/UE/RIS的几何位置决定部署案例、目标覆盖角度范围如方位角-80°到80°、以及增益裕量ΔG_dB。根据第3节的方法计算出所需的RIS尺寸N_req × N_req。生成相位码本利用算法1在目标覆盖范围内以一定的角度分辨率如1°遍历所有波束指向角φ_UE。对于每一个角度根据理想CSI计算出一个N_req × N_req的相位矩阵Φ_q。这个码本代表了全控制RIS为实现连续覆盖所需的所有配置状态。执行相关性分析将上一步得到的所有相位矩阵{Φ_q}输入算法2。算法会遍历所有列对或单元对检查它们在所有波束指向上相位差的最大值是否小于预设阈值ψ_th。最终输出一个关联矩阵F其中标记了哪些列是强相关的。生成硬件连接图根据关联矩阵F生成硬件连接方案。如果两列被判定为强相关则它们对应的“列控制总线”可以合并。在最优情况下所有列都强相关则只需为每一列生成一个控制信号该信号驱动该列的第一个单元其余单元通过固定相位偏移电路跟随。4.2 性能优势的量化分析论文通过仿真将Connected-RIS与两种全控制RIS基准方案进行了全面对比全控制-增益裕量型采用满足公平覆盖且加了裕量后的尺寸N_req × N_req。全控制-最小增益型仅满足公平覆盖的最小尺寸N_min × N_min。对比维度及结果如下对比维度Connected-RIS (示例Case 1, ΔG6dB)全控制-增益裕量型 (83×83)全控制-最小增益型 (57×57)优势说明负载阻抗数量83(每列一个主控单元)68893249降低99% (vs 裕量型) / 97% (vs 最小型)。直接对应PIN二极管、变容管等有源器件数量锐减。控制信号线数量8368893249降低98.8% / 97.4%。极大简化FPGA/MCU的I/O需求及面板布线复杂度。总功耗~5.86 W~78.41 W (ΔG3dB) / 更高(ΔG6dB)~43.82 W降低92.5% (vs 裕量型) / 86.6% (vs 最小型)。功耗节省主要来自驱动电路部分的简化。波束赋形增益略低于裕量型但高于最小增益型最高最低在满足公平覆盖基准的前提下Connected-RIS牺牲了少量峰值增益因相位一致性约束但换来了巨大的硬件简化。可达数据速率与两种全控制方案几乎相同高略低在典型信噪比范围内由于都能满足覆盖要求三者的速率性能曲线基本重合说明Connected-RIS未牺牲核心通信性能。实操心得功耗计算中的细节。论文中的功耗模型P_total P_static P_units值得仔细推敲。P_static包括FPGA等控制板的固定功耗和动电路功耗。驱动电路功耗P_circuit ⌈N_c / (N_s * N_z)⌉ * P_drive其中N_c是可调电子元件数量N_s是每个元件的控制信号数如1-bit需1根2-bit需2根N_z是分组后的控制组数在Connected-RIS中等于列数N。这个公式表明P_circuit与分数N_z成反比。因此Connected-RIS通过将N_z从N²减少到N实现了驱动电路功耗的数量级下降。这是其功耗优势的主要来源。4.3 覆盖策略动态配置 vs. 静态多面板确定了单个Connected-RIS面板的能力后如何实现宽角度如-80°到80°的连续覆盖论文提出了两种工程策略动态配置表面部署一个Connected-RIS面板并为其预先计算并存储覆盖整个区域所需的所有相位码字Codeword。通过算法3可以计算出一个83×83的Connected-RIS需要约52个不同的码字来实现对160°扇区的连续覆盖而最小增益型RIS需要80个。系统根据用户位置实时切换码字实现波束扫描。这种方案节省物理空间适应动态用户分布但需要FPGA支持快速切换约100ms量级且切换瞬间可能存在服务中断。静态配置表面部署52个相同的83×83 Connected-RIS面板每个面板预先固定配置为覆盖一个约3°的窄波束52个面板覆盖160°。这些面板可以并排安装在一面墙上或一根柱子上。这种方案无需动态切换实现了真正的“同时全向”覆盖无切换延迟控制电路最简单甚至无需FPGA直接硬件固化。但代价是硬件数量、成本和安装空间大幅增加。两种方案的功耗对比针对覆盖整个区域动态方案单个面板功耗(~5.86W) 配置更新电路功耗。论文假设每次更新需300mW若频繁更新总功耗可能达到~300W量级但仍远低于单个全控制大面板的功耗。静态方案52个面板的总功耗 ≈ 52 * 5.86W ≈ 305W。与动态方案处于同一量级但提供了无中断的连续覆盖。选择哪种方案取决于具体场景对于用户移动性高、空间受限的场景如室内走廊动态方案更优对于需要稳定、广域覆盖的固定场景如广场、体育场外立面静态多面板方案可能更可靠。5. 工程实践中的挑战与应对策略尽管Connected-RIS在仿真中表现优异但将其从论文推向实际产品还会面临一系列工程挑战。5.1 信道状态信息获取与鲁棒性Connected-RIS和所有基于相位的RIS一样极度依赖准确的CSI。论文假设理想CSI但现实中需要通过信道估计来获取。常用的方法有基于导频的估计、基于压缩感知的估计等。对于Connected-RIS一个潜在的利好是由于控制维度降低从控制N²个单元变为控制N个组理论上所需的导频开销或反馈量也可能相应减少。然而相关性分析本身是基于理想CSI进行的。如果实际信道估计存在误差或者信道快速时变之前分析得到的“强相关性”是否依然成立这是一个关键问题。应对策略保守设计在实际阈值ψ_th选择时留出更多的余量以容忍一定的信道估计误差和时变。自适应分组设计更智能的算法能够根据长期统计的信道特性或实时估计的信道变化动态调整分组策略。但这会增加系统的控制复杂度与简化硬件的初衷相悖需要谨慎权衡。联合优化将信道估计误差模型纳入相关性分析和波束赋形优化框架中设计对误差不敏感的稳健Connected-RIS方案。5.2 硬件非理想效应论文模型是理想的但实际硬件存在诸多非理想因素单元间耦合RIS单元间距通常为λ/8或λ/10以减小尺寸但这会引入单元间的电磁耦合改变每个单元的有效阻抗从而破坏预设的相位关系。在Connected-RIS中由于一列内的单元被强制设定为固定相位差耦合效应可能导致该列的实际相位分布偏离设计值影响波束指向精度和增益。幅相不一致性每个PIN二极管或变容二极管的开关状态对应的反射幅度和相位并非理想恒定存在工艺偏差和温度漂移。在Connected-RIS中一列内多个单元使用相同的控制电压但器件本身的不一致性会导致它们的反射系数出现差异。固定相位偏移电路的精度实现从属单元固定相位偏移的传输线或无源网络其相位特性会随频率变化。在宽带系统中这可能是一个问题。应对策略电磁联合仿真与优化在设计阶段使用HFSS、CST等全波电磁仿真软件对Connected-RIS的完整阵列进行建模充分考虑耦合效应并对单元形状、间距以及“主从单元”间的连接网络进行协同优化。片上校准在RIS面板中集成简单的检测电路如耦合器定期测量关键单元的反射系数并通过查找表进行数字预补偿校正幅相误差。窄带或分段宽带设计将Connected-RIS的应用目标明确在特定窄带系统如某些物联网频段或针对宽带系统的不同子带设计不同的固定相位偏移网络并通过开关切换。5.3 控制架构与可扩展性Connected-RIS将控制接口从N²减少到N这为控制架构带来了新的可能性也提出了新问题。控制总线设计如何高效地将N路控制信号从FPGA传递到RIS面板上的N个主控单元可以采用串行总线如SPI、I2C加本地解码的方式进一步减少物理连线。每个主控单元对应一个地址FPGA通过串行总线发送地址和数据。可扩展性限制Connected-RIS的核心是基于特定场景用户分布、信道模型下的相位相关性分析。如果部署环境发生巨大变化例如从城市街道峡谷转移到开阔广场原有的相关性分组可能不再最优。因此Connected-RIS可能更适用于场景相对固定的“专用”RIS而非需要频繁重构环境的“通用”RIS。与有源RIS的结合论文聚焦于无源RIS。但未来趋势可能向有源RIS能放大信号发展。Connected-RIS的思想可以延伸将有源放大电路也按“列”或“组”进行共享从而在降低有源器件功耗和成本方面发挥更大作用。6. 总结与展望基于相位相关性的Connected-RIS设计为破解RIS大规模部署的功耗与成本困局提供了一条清晰且有力的技术路径。它不再将硬件简化视为对性能的简单妥协而是通过深入挖掘RIS单元工作机理的内在规律相位相关性实现了一种“智能的简化”。从全控制的N²复杂度降到Connected-RIS的N复杂度这在工程上是质的飞跃。回顾整个设计流程其成功的关键在于三个环节的紧密耦合首先是基于公平覆盖准则确定RIS的规模底线避免过度设计其次是通过严谨的相位相关性分析找到硬件简化的理论依据和具体分组方案最后是在具体的功耗、增益、复杂度模型下进行量化评估与权衡。对于有志于从事RIS硬件开发的工程师而言这项工作提供了一个从系统设计到电路实现的可复现框架。你可以使用MATLAB或Python按照文中给出的信道模型3GPP UMi、相位计算方法和相关性分析算法重现出论文中的关键图表并尝试调整参数如频率、部署距离、阈值ψ_th观察其对连接性和性能的影响。在硬件实现上可以从一个小规模的阵列如8×8开始验证使用PIN二极管和FPGA构建原型实测其波束赋形效果和功耗并与全控制方案进行对比。未来Connected-RIS的研究可以沿着几个方向深化一是探索在更复杂信道如大规模MIMO、近场场景下的相关性规律二是研究动态环境下的自适应分组策略三是将其与新兴的RIS硬件技术如液晶、微机电系统MEMS结合探索新的低功耗控制机制。可以肯定的是在通往6G“智能无线环境”的道路上如何让RIS变得更“轻”、更“省”将是贯穿始终的核心课题而Connected-RIS无疑为这个课题提交了一份优秀的答卷。
基于相位相关性的Connected-RIS设计：从N²到N的硬件简化革命
1. 项目概述从全控制到“连接式”RIS的演进之路在6G与B5G无线通信的演进蓝图中可重构智能表面Reconfigurable Intelligent Surface, RIS无疑是一颗耀眼的明星。它本质上是一个由大量亚波长单元或称“超表面单元”构成的二维平面通过编程控制每个单元的电磁特性主要是反射相位从而实现对入射电磁波的智能调控例如动态波束赋形、波束扫描、甚至波前整形。这项技术为突破传统无线信道瓶颈、构建智能可控的无线环境提供了革命性的思路。然而理想很丰满现实却很骨感。当我们从学术论文走向工程实现时一个巨大的挑战横亘在面前硬件复杂性与功耗。一个典型的RIS面板可能包含成百上千甚至上万个单元。在传统的“全控制”架构中每个单元都需要独立的控制信号线、驱动电路和可调负载如PIN二极管或变容二极管。这意味着对于一个N×N的RIS控制信号线的数量是N²。随之而来的是复杂的布线、庞大的现场可编程门阵列FPGA或微控制器MCU资源消耗以及不可忽视的静态功耗。文献数据显示一个27×28的1-bit RIS其平均功耗可达2.81W其中控制逻辑电路就占用了1.8W。当RIS规模扩大或需要部署多个面板时功耗和成本将呈指数级增长这严重制约了RIS在基站墙面、路灯杆、室内天花板等实际场景中的大规模、密集化部署。因此业界一直在探索如何“做减法”——在保持RIS核心波束赋形能力的前提下最大限度地简化其硬件结构和控制逻辑。常见的思路是“分组控制”即将多个单元捆绑在一起共享控制信号。但早期的分组策略多基于固定的几何划分如将2×2或4×4的单元块视为一组这种“一刀切”的方式缺乏理论依据往往以牺牲波束灵活性和性能为代价。我们今天要深入探讨的正是一种更智能、更高效的简化方案基于相位相关性的Connected-RIS设计。其核心思想不再是武断地分组而是通过严谨的数学分析识别出在整个波束扫描范围内相位变化行为高度一致的单元然后将这些“命运共同体”连接起来共享同一套控制电路。这就像是在一个庞大的交响乐团中不再为每个乐手配备独立的指挥而是将音高变化规律相似的乐器声部如所有小提琴手合并由一位首席乐手带领从而大幅简化指挥的复杂度。接下来我们将拆解这一设计从理论到仿真的完整逻辑并分享其在工程化过程中的关键考量。2. 核心原理为什么是“相位相关性”要理解Connected-RIS首先要抓住“相位相关性”这个牛鼻子。为什么相关性分析能成为硬件简化的钥匙这需要从RIS波束赋形的基本原理说起。2.1 波束赋形与相位梯度对于一个位于x-z平面的均匀平面阵列UPARIS其第(n, m)个单元的反射系数可以表示为 ψ_{n,m} β_{n,m} exp(j φ_{n,m})其中β是幅度通常为1即全反射φ是需要配置的相位。为了将信号能量聚焦到位于方位角φ_UE、俯仰角θ_UE的用户设备UE上我们需要为每个单元计算并设置一个特定的相位值。这个相位值通常由信道状态信息CSI决定理想情况下是补偿BS-RIS和RIS-UE两条链路的相位之和即 φ_{n,m} -∠(h_{BS, n, m}) - ∠(h_{n, m, UE})。这样所有从RIS反射的信号在UE处就能实现同相叠加获得最大增益。当我们让波束在方位角φ从-80°扫描到80°时每个单元的相位φ_{n,m}会随着目标角度φ_UE的变化而连续变化。关键问题来了不同单元的相位变化模式是否相同直观上处于阵列同一列的单元由于它们相对于波源的横向y轴位置相同仅纵向z轴位置不同它们在水平面方位角波束扫描时的相位变化规律很可能高度相似。而处于不同列的单元其相位变化规律则可能有显著差异。2.2 相关性分析的数学定义与工程意义为了量化这种相似性论文引入了“相位相关性”分析。具体流程如下生成相位矩阵对于覆盖区域内的每一个离散的波束指向角度φ_qq1,2,...,Q根据信道模型计算出一个完整的N×N相位矩阵Φ_q。计算相位差对于RIS中所有可能的单元对例如比较第i列所有单元与第j列对应行单元的相位计算它们在所有Q个波束指向下的相位差序列 ΔΦ_{i,j} [φ_{i,1}(φ_1)-φ_{j,1}(φ_1), ..., φ_{i,N}(φ_Q)-φ_{j,N}(φ_Q)]。设定相关性阈值定义一个阈值ψ_th例如15°, 30°。如果某一对单元或更实用地某一对列在所有Q个波束指向上其相位差的最大绝对值始终小于ψ_th那么我们判定这两列单元的相位变化是“强相关”的。识别连接组所有满足强相关条件的列可以被归为一组。极端情况下如果所有列的相位变化模式都高度一致即任意两列间的最大相位差都小于ψ_th那么整个RIS的所有列都可以被连接起来共享同一个控制信号。论文的仿真结果对应图7(II)表明在合理的阈值如30°下这种列间强相关性是普遍存在的。实操心得阈值ψ_th的选择是性能与复杂度的权衡点。ψ_th设得越小相关性条件越苛刻能被分到一组的列就越少硬件简化程度越低但波束图案的保真度越高。ψ_th设得越大分组越激进硬件简化效果越显著但可能因为强制的相位一致性而引入波束方向图畸变如旁瓣升高、主瓣展宽。在实际工程中这个阈值需要结合具体的覆盖场景如要求的波束宽度、旁瓣抑制水平通过仿真来确定没有放之四海而皆准的“金标准”。2.3 Connected-RIS的硬件实现架构基于上述分析Connected-RIS的硬件架构变得非常简洁对应论文图8按列分组将相位强相关的列归为一组。在最理想的情况下论文主要讨论的所有列都被识别为强相关因此整个RIS的N列被分为N个组实际上就是每一列自成一组但所有组共享相同的控制逻辑这里需要澄清更准确地说是每一列内部的N个单元被识别为强相关。单列控制在每一列中仅第一个例如最顶部的单元配备完整的、可独立寻址的可调负载如PIN二极管和驱动电路。这个单元我们称之为“主控单元”。相位传递该列的其余(N-1)个单元其负载阻抗被设计为与主控单元呈固定的相位偏移关系。这个固定偏移量就是我们在相关性分析中得到的阈值ψ_th或其函数。在电路上这可以通过设计固定的传输线长度差、或使用固定的电容/电感网络来实现。这样一来整个RIS所需的独立控制信号线的数量就从N²锐减到了N即仅需要控制每一列的第一个单元。这种架构带来了两大核心优势控制电路极大简化控制信号生成单元如FPGA需要驱动的I/O端口数量从N²降至N。这不仅减少了FPGA的逻辑资源消耗和引脚数量更极大地简化了从控制板到RIS面板之间繁琐的排线布线降低了连接器成本和潜在的故障点。静态功耗显著降低功耗主要来源于两部分控制电路功耗P_circuit和单元自身功耗P_units。P_circuit与需要驱动的负载数量成正比。在全控制RIS中驱动电路需要驱动N²个单元而在Connected-RIS中仅需驱动N个主控单元因此P_circuit直接降低了约N倍。单元功耗方面虽然单元总数没变但那些“从属单元”的电路可能更简单例如使用固定偏置而非可编程偏置也能带来一定的功耗节省。3. 系统设计与公平覆盖准则在兴奋地着手简化硬件之前一个更根本的问题是我们的RIS到底需要做多大盲目追求大规模阵列固然能获得高增益但也会带来成本、功耗和体积的飙升。Connected-RIS的设计起点是首先确定一个满足基本性能需求的“最小可行规模”。3.1 如何定义“公平覆盖”论文提出了一个非常工程化的设计准则公平覆盖。其目标是对于处于信号盲区或小区边缘的用户通过RIS反射路径接收到的信号功率至少不低于假设该用户与基站BS之间存在直视LoS路径时所能接收到的直接链路功率。为什么要这样定义这确保了RIS的引入不是为了创造“超人”而是为了弥补信道缺陷让弱势位置的用户也能享受到与理想位置用户相当的服务质量从而实现网络覆盖的公平性。这是RIS从“炫技”走向“实用”的关键一步。3.2 最小RIS尺寸的计算方法基于这个准则我们可以推导出所需的最小RIS增益G_RIS,min。设P_t为基站发射功率L为路径损耗|h|^2为信道小尺度衰落功率。直接链路接收功率P_UE^D P_t * L(d_BS,UE) * |h_BS,UE|^2RIS辅助链路接收功率P_UE^I P_t * G_RIS * L(d_BS,RIS) * L(d_RIS,UE) * |h_BS,RIS|^2 * |h_RIS,UE|^2令P_UE^I ≥ P_UE^D即可解出 G_RIS,min [ L(d_BS,UE) * |h_BS,UE|^2 ] / [ L(d_BS,RIS) * L(d_RIS,UE) * |h_BS,RIS|^2 * |h_RIS,UE|^2 ]这个增益是线性的。对于由N个单元组成的RIS其理论最大增益与N²成正比假设理想同相叠加。因此满足公平覆盖所需的最少单元数N_min可以近似为 sqrt(G_RIS,min)。考虑到相位量化误差、硬件非理想等因素我们还需要引入一个增益裕量ΔG_dB例如3 dB或6 dB因此最终所需的单元数 N_req sqrt( G_RIS,min * 10^(ΔG_dB/10) )。注意事项增益裕量的选择是一门艺术。3dB裕量意味着将功率预算翻倍6dB则是四倍。裕量越大系统鲁棒性越强对抗信道波动、估计误差和硬件非理想性的能力也越强但代价是RIS尺寸N_req成平方倍增长直接导致成本、功耗和物理尺寸的增加。在实际网络规划中需要根据信道环境的稳定性如多普勒频移、遮挡物变化频率和硬件制造水平来折中选择。3.3 部署位置的影响一个关键变量RIS应该放在哪里靠近基站靠近用户还是中间论文分析了三种典型部署案例Case 1: RIS近BSCase 2: RIS居中Case 3: RIS近UE并得出了重要结论RIS的位置显著影响其所需的最小尺寸。其内在逻辑在于路径损耗。路径损耗与距离的幂次方成正比在论文使用的3GPP UMi街道峡谷模型中约为21*log10(d)。RIS辅助链路包含BS-RIS和RIS-UE两段路径。当RIS靠近BS时BS-RIS链路损耗小但RIS-UE链路损耗大反之亦然。根据“两数之和固定乘积在两者相等时最小”的原理当RIS位于BS和UE中间时两段距离的乘积最小在理想情况下可能使总路径损耗最小从而可能降低对RIS增益即尺寸的要求。但实际情况更复杂因为还要考虑具体的角度、天线模式等。仿真结果论文图4清晰地表明在相同的增益裕量下RIS居中部署Case 2通常所需单元数最多因为此时RIS需要同时服务距离都较远的BS和UE。而RIS靠近一端时由于有一段链路距离很短路径损耗大大降低因此对RIS增益的要求也相应降低。这个结论对网络规划极具指导意义在部署RIS时应优先考虑将其放置在更靠近用户群或基站一侧而不是机械地放在正中间这样可以有效减小RIS面板的尺寸和成本。4. Connected-RIS的详细实现与性能拆解明确了RIS的规模需求后我们就可以将相关性分析应用于这个确定尺寸的RIS上来设计具体的Connected-RIS硬件。4.1 从相位矩阵到连接映射的生成流程整个设计流程可以概括为以下几步这也是工程实现的蓝图确定场景与参数明确工作频率如5 GHz、BS/UE/RIS的几何位置决定部署案例、目标覆盖角度范围如方位角-80°到80°、以及增益裕量ΔG_dB。根据第3节的方法计算出所需的RIS尺寸N_req × N_req。生成相位码本利用算法1在目标覆盖范围内以一定的角度分辨率如1°遍历所有波束指向角φ_UE。对于每一个角度根据理想CSI计算出一个N_req × N_req的相位矩阵Φ_q。这个码本代表了全控制RIS为实现连续覆盖所需的所有配置状态。执行相关性分析将上一步得到的所有相位矩阵{Φ_q}输入算法2。算法会遍历所有列对或单元对检查它们在所有波束指向上相位差的最大值是否小于预设阈值ψ_th。最终输出一个关联矩阵F其中标记了哪些列是强相关的。生成硬件连接图根据关联矩阵F生成硬件连接方案。如果两列被判定为强相关则它们对应的“列控制总线”可以合并。在最优情况下所有列都强相关则只需为每一列生成一个控制信号该信号驱动该列的第一个单元其余单元通过固定相位偏移电路跟随。4.2 性能优势的量化分析论文通过仿真将Connected-RIS与两种全控制RIS基准方案进行了全面对比全控制-增益裕量型采用满足公平覆盖且加了裕量后的尺寸N_req × N_req。全控制-最小增益型仅满足公平覆盖的最小尺寸N_min × N_min。对比维度及结果如下对比维度Connected-RIS (示例Case 1, ΔG6dB)全控制-增益裕量型 (83×83)全控制-最小增益型 (57×57)优势说明负载阻抗数量83(每列一个主控单元)68893249降低99% (vs 裕量型) / 97% (vs 最小型)。直接对应PIN二极管、变容管等有源器件数量锐减。控制信号线数量8368893249降低98.8% / 97.4%。极大简化FPGA/MCU的I/O需求及面板布线复杂度。总功耗~5.86 W~78.41 W (ΔG3dB) / 更高(ΔG6dB)~43.82 W降低92.5% (vs 裕量型) / 86.6% (vs 最小型)。功耗节省主要来自驱动电路部分的简化。波束赋形增益略低于裕量型但高于最小增益型最高最低在满足公平覆盖基准的前提下Connected-RIS牺牲了少量峰值增益因相位一致性约束但换来了巨大的硬件简化。可达数据速率与两种全控制方案几乎相同高略低在典型信噪比范围内由于都能满足覆盖要求三者的速率性能曲线基本重合说明Connected-RIS未牺牲核心通信性能。实操心得功耗计算中的细节。论文中的功耗模型P_total P_static P_units值得仔细推敲。P_static包括FPGA等控制板的固定功耗和动电路功耗。驱动电路功耗P_circuit ⌈N_c / (N_s * N_z)⌉ * P_drive其中N_c是可调电子元件数量N_s是每个元件的控制信号数如1-bit需1根2-bit需2根N_z是分组后的控制组数在Connected-RIS中等于列数N。这个公式表明P_circuit与分数N_z成反比。因此Connected-RIS通过将N_z从N²减少到N实现了驱动电路功耗的数量级下降。这是其功耗优势的主要来源。4.3 覆盖策略动态配置 vs. 静态多面板确定了单个Connected-RIS面板的能力后如何实现宽角度如-80°到80°的连续覆盖论文提出了两种工程策略动态配置表面部署一个Connected-RIS面板并为其预先计算并存储覆盖整个区域所需的所有相位码字Codeword。通过算法3可以计算出一个83×83的Connected-RIS需要约52个不同的码字来实现对160°扇区的连续覆盖而最小增益型RIS需要80个。系统根据用户位置实时切换码字实现波束扫描。这种方案节省物理空间适应动态用户分布但需要FPGA支持快速切换约100ms量级且切换瞬间可能存在服务中断。静态配置表面部署52个相同的83×83 Connected-RIS面板每个面板预先固定配置为覆盖一个约3°的窄波束52个面板覆盖160°。这些面板可以并排安装在一面墙上或一根柱子上。这种方案无需动态切换实现了真正的“同时全向”覆盖无切换延迟控制电路最简单甚至无需FPGA直接硬件固化。但代价是硬件数量、成本和安装空间大幅增加。两种方案的功耗对比针对覆盖整个区域动态方案单个面板功耗(~5.86W) 配置更新电路功耗。论文假设每次更新需300mW若频繁更新总功耗可能达到~300W量级但仍远低于单个全控制大面板的功耗。静态方案52个面板的总功耗 ≈ 52 * 5.86W ≈ 305W。与动态方案处于同一量级但提供了无中断的连续覆盖。选择哪种方案取决于具体场景对于用户移动性高、空间受限的场景如室内走廊动态方案更优对于需要稳定、广域覆盖的固定场景如广场、体育场外立面静态多面板方案可能更可靠。5. 工程实践中的挑战与应对策略尽管Connected-RIS在仿真中表现优异但将其从论文推向实际产品还会面临一系列工程挑战。5.1 信道状态信息获取与鲁棒性Connected-RIS和所有基于相位的RIS一样极度依赖准确的CSI。论文假设理想CSI但现实中需要通过信道估计来获取。常用的方法有基于导频的估计、基于压缩感知的估计等。对于Connected-RIS一个潜在的利好是由于控制维度降低从控制N²个单元变为控制N个组理论上所需的导频开销或反馈量也可能相应减少。然而相关性分析本身是基于理想CSI进行的。如果实际信道估计存在误差或者信道快速时变之前分析得到的“强相关性”是否依然成立这是一个关键问题。应对策略保守设计在实际阈值ψ_th选择时留出更多的余量以容忍一定的信道估计误差和时变。自适应分组设计更智能的算法能够根据长期统计的信道特性或实时估计的信道变化动态调整分组策略。但这会增加系统的控制复杂度与简化硬件的初衷相悖需要谨慎权衡。联合优化将信道估计误差模型纳入相关性分析和波束赋形优化框架中设计对误差不敏感的稳健Connected-RIS方案。5.2 硬件非理想效应论文模型是理想的但实际硬件存在诸多非理想因素单元间耦合RIS单元间距通常为λ/8或λ/10以减小尺寸但这会引入单元间的电磁耦合改变每个单元的有效阻抗从而破坏预设的相位关系。在Connected-RIS中由于一列内的单元被强制设定为固定相位差耦合效应可能导致该列的实际相位分布偏离设计值影响波束指向精度和增益。幅相不一致性每个PIN二极管或变容二极管的开关状态对应的反射幅度和相位并非理想恒定存在工艺偏差和温度漂移。在Connected-RIS中一列内多个单元使用相同的控制电压但器件本身的不一致性会导致它们的反射系数出现差异。固定相位偏移电路的精度实现从属单元固定相位偏移的传输线或无源网络其相位特性会随频率变化。在宽带系统中这可能是一个问题。应对策略电磁联合仿真与优化在设计阶段使用HFSS、CST等全波电磁仿真软件对Connected-RIS的完整阵列进行建模充分考虑耦合效应并对单元形状、间距以及“主从单元”间的连接网络进行协同优化。片上校准在RIS面板中集成简单的检测电路如耦合器定期测量关键单元的反射系数并通过查找表进行数字预补偿校正幅相误差。窄带或分段宽带设计将Connected-RIS的应用目标明确在特定窄带系统如某些物联网频段或针对宽带系统的不同子带设计不同的固定相位偏移网络并通过开关切换。5.3 控制架构与可扩展性Connected-RIS将控制接口从N²减少到N这为控制架构带来了新的可能性也提出了新问题。控制总线设计如何高效地将N路控制信号从FPGA传递到RIS面板上的N个主控单元可以采用串行总线如SPI、I2C加本地解码的方式进一步减少物理连线。每个主控单元对应一个地址FPGA通过串行总线发送地址和数据。可扩展性限制Connected-RIS的核心是基于特定场景用户分布、信道模型下的相位相关性分析。如果部署环境发生巨大变化例如从城市街道峡谷转移到开阔广场原有的相关性分组可能不再最优。因此Connected-RIS可能更适用于场景相对固定的“专用”RIS而非需要频繁重构环境的“通用”RIS。与有源RIS的结合论文聚焦于无源RIS。但未来趋势可能向有源RIS能放大信号发展。Connected-RIS的思想可以延伸将有源放大电路也按“列”或“组”进行共享从而在降低有源器件功耗和成本方面发挥更大作用。6. 总结与展望基于相位相关性的Connected-RIS设计为破解RIS大规模部署的功耗与成本困局提供了一条清晰且有力的技术路径。它不再将硬件简化视为对性能的简单妥协而是通过深入挖掘RIS单元工作机理的内在规律相位相关性实现了一种“智能的简化”。从全控制的N²复杂度降到Connected-RIS的N复杂度这在工程上是质的飞跃。回顾整个设计流程其成功的关键在于三个环节的紧密耦合首先是基于公平覆盖准则确定RIS的规模底线避免过度设计其次是通过严谨的相位相关性分析找到硬件简化的理论依据和具体分组方案最后是在具体的功耗、增益、复杂度模型下进行量化评估与权衡。对于有志于从事RIS硬件开发的工程师而言这项工作提供了一个从系统设计到电路实现的可复现框架。你可以使用MATLAB或Python按照文中给出的信道模型3GPP UMi、相位计算方法和相关性分析算法重现出论文中的关键图表并尝试调整参数如频率、部署距离、阈值ψ_th观察其对连接性和性能的影响。在硬件实现上可以从一个小规模的阵列如8×8开始验证使用PIN二极管和FPGA构建原型实测其波束赋形效果和功耗并与全控制方案进行对比。未来Connected-RIS的研究可以沿着几个方向深化一是探索在更复杂信道如大规模MIMO、近场场景下的相关性规律二是研究动态环境下的自适应分组策略三是将其与新兴的RIS硬件技术如液晶、微机电系统MEMS结合探索新的低功耗控制机制。可以肯定的是在通往6G“智能无线环境”的道路上如何让RIS变得更“轻”、更“省”将是贯穿始终的核心课题而Connected-RIS无疑为这个课题提交了一份优秀的答卷。
