满分：100分 时间：90分钟一、单选题（每题3分，共30分）1. 在FPGA芯片中，实现任意组合逻辑功能的最基本单元是（ ）A. 触发器B. 查找表（LUT）C. 块存储器（BRAM）D. 数字信号处理器（DSP）答案：B解析：查找表（LUT）是FPGA实现任意组合逻辑的核心单元。一个k输入LUT可以配置为任意k变量的布尔函数。触发器提供时序逻辑能力，BRAM和DSP是专用硬核资源。LUT原理是紫光同创FPGA面试必考基础题。2. 在数字IC时序检查中，保持时间（Hold Time）是指（ ）A. 时钟沿到来之前，数据必须保持稳定的最短时间B. 时钟沿到来之后，数据必须继续保持稳定的最短时间C. 数据从输入到输出的最大延迟时间D. 时钟信号本身必须维持的有效电平时间答案：B解析：保持时间（Th）是有效时钟沿之后数据必须继续稳定的最短时间。建立时间（Tsu）是时钟沿之前数据需稳定的最短时间。3. 逻辑函数 Y = A·(～B) + A·B + (～A)·B 的最简与或式为（ ）A. Y = A + ～BB. Y = A + BC. Y = A·BD.
2026年紫光同创数字IC笔试试卷带答案
满分：100分 时间：90分钟一、单选题（每题3分，共30分）1. 在FPGA芯片中，实现任意组合逻辑功能的最基本单元是（ ）A. 触发器B. 查找表（LUT）C. 块存储器（BRAM）D. 数字信号处理器（DSP）答案：B解析：查找表（LUT）是FPGA实现任意组合逻辑的核心单元。一个k输入LUT可以配置为任意k变量的布尔函数。触发器提供时序逻辑能力，BRAM和DSP是专用硬核资源。LUT原理是紫光同创FPGA面试必考基础题。2. 在数字IC时序检查中，保持时间（Hold Time）是指（ ）A. 时钟沿到来之前，数据必须保持稳定的最短时间B. 时钟沿到来之后，数据必须继续保持稳定的最短时间C. 数据从输入到输出的最大延迟时间D. 时钟信号本身必须维持的有效电平时间答案：B解析：保持时间（Th）是有效时钟沿之后数据必须继续稳定的最短时间。建立时间（Tsu）是时钟沿之前数据需稳定的最短时间。3. 逻辑函数 Y = A·(～B) + A·B + (～A)·B 的最简与或式为（ ）A. Y = A + ～BB. Y = A + BC. Y = A·BD.
