1. 项目概述当FPGA走进数据中心一场静默的效率革命如果你在2015年前后关注高性能计算或者数据中心架构可能会对一个名字有印象Project Catapult。这不是一个关于古代投石机的历史项目而是微软内部一个极具野心的研究计划它试图回答一个当时看来有些超前的问题当通用CPU的性能增长开始放缓我们能否用一种可编程的硬件来为整个数据中心“换挡提速”这个问题的答案最终指向了FPGA。2015年的超级计算大会上微软宣布通过德克萨斯大学奥斯汀分校的德州高级计算中心向学术研究者开放Project Catapult集群这标志着一项前沿技术从实验室的“深闺”走向了更广阔的科研舞台。对于从事系统与网络、高性能计算乃至机器学习底层加速的研究者来说这是一个不容错过的“硬件实验场”。简单来说Project Catapult的核心思想是“异构计算平民化”。它没有选择造价高昂、编程模型特殊的ASIC也没有完全依赖虽然通用但能效比面临瓶颈的CPU而是选择了FPGA这条中间道路。FPGA现场可编程门阵列你可以把它理解为一堆乐高积木级别的逻辑门电路但它们的连接方式不是固定的。通过硬件描述语言你可以像软件编程一样在芯片出厂后重新“绘制”电路让它瞬间变身成为专为某个特定计算任务比如图像处理、加密解密、神经网络推理定制的硬件加速器。Catapult项目的巧妙之处在于它没有把FPGA做成独立的加速卡插在服务器外而是将其深度集成到每一台标准数据中心服务器的网络接口卡附近甚至直接部署在服务器间的网络拓扑中形成了一层可重构的“计算织物”。这带来的好处是颠覆性的。在微软公开的早期测试中Catapult架构让Bing搜索引擎的排名计算吞吐量直接翻倍而成本增加却不到30%。这意味着在追求算力的道路上我们获得了一种新的维度不是单纯堆更多的服务器带来惊人的电费和空间成本也不是等待下一代制程工艺的CPU摩尔定律已显疲态而是通过硬件层面的“精准定制”让每一焦耳的电量、每一美元的成本都产生更大的计算价值。对于学术研究者而言TACC提供的Catapult集群不仅仅是一堆更快的机器更是一个探索未来数据中心架构、验证新型加速算法的绝佳沙盒。你可以在这里尝试将那些在CPU上运行缓慢的模拟计算、基因组学比对、物理建模等任务通过FPGA进行硬件加速亲眼见证性能的飞跃和能效的提升。2. 核心架构解析FPGA如何成为数据中心的“瑞士军刀”要理解Catapult的价值我们必须先抛开“加速”这个笼统的概念深入到它的架构细节中去。Catapult的设计哲学并非简单粗暴地“给CPU加个副手”而是重新思考了数据在数据中心内部的流动与处理方式。2.1 从“附庸”到“伙伴”FPGA的定位演进在Catapult之前FPGA在数据中心的应用多是以加速卡的形式存在比如插在PCIe插槽上专门用于金融高频交易或特定的信号处理。这种模式下FPGA是CPU的“附庸”。数据需要从网卡或存储读到CPU内存再由CPU通过PCIe总线搬运到FPGA处理完后再原路返回。这个过程引入了额外的数据搬运开销和延迟对于需要低延迟、高吞吐的网络服务或实时处理任务来说瓶颈往往不在计算本身而在数据搬运的路径上。Catapult采用了一种更为激进的部署方式将FPGA置于服务器网络接口的“前线”。具体来说FPGA板卡被设计成可以直接处理网络数据包。想象一下一个搜索请求的数据包从网络进入服务器它首先到达的不是CPU而是FPGA。FPGA可以实时解析这个数据包如果识别出其中包含需要加速的计算任务例如从数据包中提取搜索关键词并进行特征向量计算它可以直接在数据流经的瞬间完成处理并将结果注入回网络流或者传递给本机的CPU进行后续复杂逻辑处理。这种“网络内计算”或“近数据计算”的模式极大地减少了数据移动降低了延迟也解放了CPU让它去处理更擅长的不规则任务和系统调度。2.2 可重构计算织物灵活性的系统级体现单个FPGA的加速能力是有限的Catapult的另一个精髓在于其系统级互联。这些部署了FPGA的服务器并非孤岛它们之间的FPGA可以通过专用的高速网络例如当时可能采用的10GbE甚至更高速的互联直接通信形成一个跨越多台服务器的、可重构的分布式硬件加速平面。这就是所谓的“可重构计算织物”。这个设计带来了无与伦比的灵活性。举个例子在白天在线搜索流量大时整个集群的FPGA可以统一被配置成“搜索引擎排名加速器”的角色形成一条强大的硬件流水线。到了夜间当批量机器学习训练任务启动时管理员可以通过软件指令将同一批FPGA重新配置成“神经网络训练加速器”。这种“按需变形”的能力使得数据中心的基础设施从“专用僵化”走向了“通用灵活”硬件资源利用率得到了最大化。对于研究人员来说这意味着你可以在一个真实的、大规模的网络化FPGA集群上实验你的分布式硬件加速算法测试它们在真实网络延迟和带宽条件下的表现这是小规模实验板卡无法提供的环境。2.3 软硬件协同设计真正的挑战与机遇Catapult展示的美好前景背后是极高的软硬件协同设计门槛。这也是TACC向学术界开放此类资源的核心意义之一。使用FPGA加速并非只是调用一个库函数那么简单。它至少涉及三个层面的工作算法硬件化你需要将用C、Python等语言编写的核心计算密集型算法翻译成硬件描述语言如Verilog或VHDL。这个过程需要深刻理解算法本身的并行性、数据依赖关系并设计出高效的硬件流水线、内存访问模式。一个在CPU上高效的算法直接移植到FPGA可能效率极低甚至无法工作。系统集成硬件模块设计好后需要集成到Catapult的系统中。这包括编写驱动让主机CPU能识别和管理FPGA设计通信接口让FPGA能与主机内存或网络进行数据交换以及创建上层的软件API让应用开发者能够以相对简单的方式调用这个加速功能而不必关心底层硬件细节。性能调优与验证FPGA设计充满了权衡。是追求更高的时钟频率还是更大的并行度片上缓存块应该设计多大不同的实现方案在资源占用查找表、寄存器、内存块、功耗和性能上差异巨大。需要在真实的Catapult系统上进行反复的编译这个过程可能长达数小时甚至更久、部署和测试才能找到最优解。注意FPGA开发与传统软件开发的迭代周期完全不同。一次编译-部署-测试的循环可能需要数小时这要求开发者必须有更严谨的前期仿真和验证。在Catapult这样的共享集群上排队等待FPGA编译资源和上线测试时间也是需要考虑的成本。3. 对学术研究的价值不止于算力更在于探索范式TACC开放Catapult集群其意义远不止是给科学家们提供了更快的计算工具。它实际上是为系统架构、网络、特定领域加速等多个方向的前沿研究提供了一个宝贵的“现实试验床”。3.1 驱动系统架构创新在Catapult出现之前数据中心架构的研究大多基于纯软件模拟或小规模原型难以验证大规模异构硬件引入后对整体系统可靠性、可维护性、资源调度带来的真实影响。Catapult集群让研究者能够直面这些工程挑战资源调度当FPGA成为一种可动态重构的资源集群调度器该如何工作如何同时调度CPU任务和FPGA任务如何应对FPGA重构所需的时间可能从几十毫秒到几分钟这催生了新的异构资源调度算法研究。故障处理FPGA硬件也可能出错。在由成百上千个FPGA组成的计算织物中单个FPGA的故障该如何被检测、隔离和恢复如何保证服务的连续性这涉及到硬件可靠性、系统冗余和快速迁移机制。编程模型与抽象如何降低FPGA的开发门槛能否创造出更高级的编程语言或框架类似后来的OpenCL for FPGA、高层次综合HLS工具让领域科学家只需关注算法逻辑而由工具自动生成高效的硬件设计Catapult的真实环境是检验这些编程模型优劣的最佳场所。3.2 赋能特定领域应用加速对于各垂直领域的科研人员Catapult是验证硬件加速潜力的“试金石”。许多领域的计算模式具有高度的规律性和并行性是FPGA加速的理想目标计算金融蒙特卡洛模拟、期权定价等计算包含大量相互独立的随机路径计算非常适合在FPGA上实现高度并行的流水线获得远超CPU的吞吐量。基因组学DNA序列比对如BLAST算法的核心操作是大量并行的短序列比较可以通过FPGA设计定制化的比较器阵列来极大加速。物理与工程模拟有限元分析、计算流体动力学中的许多核心计算是稠密或稀疏矩阵运算可以通过设计专用的线性代数求解器硬件来加速。机器学习尤其是在2015年深度学习兴起之初卷积神经网络CNN的推理过程本质上是大量的乘积累加运算。Catapult项目本身就有相关的CNN加速器研究。研究者可以利用FPGA实现定制化的数据流架构针对特定的网络模型实现极低的推理延迟和极高的能效比这对边缘计算和实时应用至关重要。3.3 培养跨学科人才也许是最重要的一点Catapult这样的设施有助于培养新一代的“全栈”系统人才。传统的计算机科学教育硬件和软件往往是分离的。但未来数据中心和智能计算的需求迫切需要既懂上层应用和算法又懂底层硬件特性和系统设计的人才。通过亲手在Catapult上将一个软件算法转化为硬件加速器并集成到真实系统中学生和研究者能够建立起从应用到底层的完整知识链条理解计算效率的本质。这种经验对于从事编译器设计、操作系统开发、云计算架构乃至芯片设计都至关重要。4. 实操启示与后续演进从Catapult到行业标准虽然Project Catapult作为一个具体的项目名称其公开活动主要集中在2015年前后但它所倡导的理念和技术路径深刻地影响了后续云计算和数据中心的发展。理解Catapult能帮助我们看清今天许多技术选择的来龙去脉。4.1 从研究项目到生产系统Azure的FPGA实践Catapult最直接的遗产就是融入了微软Azure云计算平台。Azure推出了基于FPGA的虚拟机实例系列如曾经的F系列以及后续演进。这些实例将FPGA作为一种云服务提供给用户使得企业和开发者无需自行购置和维护昂贵的FPGA硬件就能享受到硬件加速的好处。这验证了Catapult将FPGA“基础设施化”的思路是可行的。在云端FPGA被用于加速网络功能虚拟化如软件定义网络中的数据包处理、视频转码、数据库操作以及机器学习推理等场景显著降低了运营成本和延迟。4.2 生态与工具的成熟Catapult时期FPGA开发工具链主要还是传统的硬件工程师所用的Vivado、Quartus等门槛很高。近年来整个生态发生了巨大变化高层次综合HLS的普及Xilinx的Vitis HLS、Intel的oneAPI等工具允许开发者使用C、C甚至OpenCL等高级语言进行FPGA设计工具自动进行并行化、流水线化和硬件资源映射大大降低了开发难度。领域特定架构DSA与敏捷开发Catapult的理念可以看作是DSA思想的一种体现——为特定领域如搜索排名定制硬件。如今随着Chisel、SpinalHDL等基于Scala的硬件构造语言的出现硬件开发也变得更加“敏捷”可以快速生成和迭代针对不同算法的定制硬件设计。开放硬件与社区出现了像Xilinx的Alveo加速卡生态、开源硬件项目等社区贡献了越来越多的IP核和加速库进一步丰富了FPGA的应用生态。4.3 对当前研究者的实用建议如果你今天的研究方向涉及高性能计算、边缘智能、定制化加速从Catapult项目中依然可以汲取很多营养关注“数据搬运”成本任何加速设计首先要分析的不是计算本身有多复杂而是数据从哪里来到哪里去。Catapult将FPGA放在网络路径上的设计其核心就是减少不必要的数据搬运。在你的架构设计中始终要问数据是否需要在CPU内存和加速器之间来回拷贝能否让计算更靠近数据源拥抱异构与可重构性未来的计算平台必然是异构的。CPU、GPU、FPGA、ASIC等各司其职。理解每种硬件的优势CPU通用灵活、GPU大规模并行、FPGA能效与低延迟、ASIC极致性能和劣势学会在系统层面进行任务划分和调度是至关重要的能力。可重构性FPGA提供了应对未知工作负载的灵活性。利用现代开发工具链不要再从Verilog写起除非是做非常底层的硬件研究。优先尝试使用HLS工具将你的核心算法用C/C描述并尝试综合。这能让你快速验证想法的可行性并将精力集中在算法优化而非电路细节上。从模拟和小规模验证开始在接触像当年Catapult那样的大规模真实集群前充分利用FPGA厂商提供的仿真工具如ModelSim、VCS和云上提供的FPGA仿真环境如AWS的FPGA硬件仿真实例。在RTL级别进行充分的仿真验证可以避免将大量时间浪费在硬件编译和调试的漫长等待中。Project Catapult的故事是一个关于如何用可编程的硬件来赋予僵化的数据中心以灵活性和新生的故事。它提醒我们在软件定义一切的时代硬件的创新远未结束而是以一种更紧密、更智能的方式与软件协同进化。对于研究者而言它留下的不仅是一套可供使用的设备更是一种系统设计的思维方式打破软硬件的界限让计算在最合适的地方、以最有效率的方式发生。
FPGA异构计算：从Catapult项目看数据中心效率革命与硬件加速实践
1. 项目概述当FPGA走进数据中心一场静默的效率革命如果你在2015年前后关注高性能计算或者数据中心架构可能会对一个名字有印象Project Catapult。这不是一个关于古代投石机的历史项目而是微软内部一个极具野心的研究计划它试图回答一个当时看来有些超前的问题当通用CPU的性能增长开始放缓我们能否用一种可编程的硬件来为整个数据中心“换挡提速”这个问题的答案最终指向了FPGA。2015年的超级计算大会上微软宣布通过德克萨斯大学奥斯汀分校的德州高级计算中心向学术研究者开放Project Catapult集群这标志着一项前沿技术从实验室的“深闺”走向了更广阔的科研舞台。对于从事系统与网络、高性能计算乃至机器学习底层加速的研究者来说这是一个不容错过的“硬件实验场”。简单来说Project Catapult的核心思想是“异构计算平民化”。它没有选择造价高昂、编程模型特殊的ASIC也没有完全依赖虽然通用但能效比面临瓶颈的CPU而是选择了FPGA这条中间道路。FPGA现场可编程门阵列你可以把它理解为一堆乐高积木级别的逻辑门电路但它们的连接方式不是固定的。通过硬件描述语言你可以像软件编程一样在芯片出厂后重新“绘制”电路让它瞬间变身成为专为某个特定计算任务比如图像处理、加密解密、神经网络推理定制的硬件加速器。Catapult项目的巧妙之处在于它没有把FPGA做成独立的加速卡插在服务器外而是将其深度集成到每一台标准数据中心服务器的网络接口卡附近甚至直接部署在服务器间的网络拓扑中形成了一层可重构的“计算织物”。这带来的好处是颠覆性的。在微软公开的早期测试中Catapult架构让Bing搜索引擎的排名计算吞吐量直接翻倍而成本增加却不到30%。这意味着在追求算力的道路上我们获得了一种新的维度不是单纯堆更多的服务器带来惊人的电费和空间成本也不是等待下一代制程工艺的CPU摩尔定律已显疲态而是通过硬件层面的“精准定制”让每一焦耳的电量、每一美元的成本都产生更大的计算价值。对于学术研究者而言TACC提供的Catapult集群不仅仅是一堆更快的机器更是一个探索未来数据中心架构、验证新型加速算法的绝佳沙盒。你可以在这里尝试将那些在CPU上运行缓慢的模拟计算、基因组学比对、物理建模等任务通过FPGA进行硬件加速亲眼见证性能的飞跃和能效的提升。2. 核心架构解析FPGA如何成为数据中心的“瑞士军刀”要理解Catapult的价值我们必须先抛开“加速”这个笼统的概念深入到它的架构细节中去。Catapult的设计哲学并非简单粗暴地“给CPU加个副手”而是重新思考了数据在数据中心内部的流动与处理方式。2.1 从“附庸”到“伙伴”FPGA的定位演进在Catapult之前FPGA在数据中心的应用多是以加速卡的形式存在比如插在PCIe插槽上专门用于金融高频交易或特定的信号处理。这种模式下FPGA是CPU的“附庸”。数据需要从网卡或存储读到CPU内存再由CPU通过PCIe总线搬运到FPGA处理完后再原路返回。这个过程引入了额外的数据搬运开销和延迟对于需要低延迟、高吞吐的网络服务或实时处理任务来说瓶颈往往不在计算本身而在数据搬运的路径上。Catapult采用了一种更为激进的部署方式将FPGA置于服务器网络接口的“前线”。具体来说FPGA板卡被设计成可以直接处理网络数据包。想象一下一个搜索请求的数据包从网络进入服务器它首先到达的不是CPU而是FPGA。FPGA可以实时解析这个数据包如果识别出其中包含需要加速的计算任务例如从数据包中提取搜索关键词并进行特征向量计算它可以直接在数据流经的瞬间完成处理并将结果注入回网络流或者传递给本机的CPU进行后续复杂逻辑处理。这种“网络内计算”或“近数据计算”的模式极大地减少了数据移动降低了延迟也解放了CPU让它去处理更擅长的不规则任务和系统调度。2.2 可重构计算织物灵活性的系统级体现单个FPGA的加速能力是有限的Catapult的另一个精髓在于其系统级互联。这些部署了FPGA的服务器并非孤岛它们之间的FPGA可以通过专用的高速网络例如当时可能采用的10GbE甚至更高速的互联直接通信形成一个跨越多台服务器的、可重构的分布式硬件加速平面。这就是所谓的“可重构计算织物”。这个设计带来了无与伦比的灵活性。举个例子在白天在线搜索流量大时整个集群的FPGA可以统一被配置成“搜索引擎排名加速器”的角色形成一条强大的硬件流水线。到了夜间当批量机器学习训练任务启动时管理员可以通过软件指令将同一批FPGA重新配置成“神经网络训练加速器”。这种“按需变形”的能力使得数据中心的基础设施从“专用僵化”走向了“通用灵活”硬件资源利用率得到了最大化。对于研究人员来说这意味着你可以在一个真实的、大规模的网络化FPGA集群上实验你的分布式硬件加速算法测试它们在真实网络延迟和带宽条件下的表现这是小规模实验板卡无法提供的环境。2.3 软硬件协同设计真正的挑战与机遇Catapult展示的美好前景背后是极高的软硬件协同设计门槛。这也是TACC向学术界开放此类资源的核心意义之一。使用FPGA加速并非只是调用一个库函数那么简单。它至少涉及三个层面的工作算法硬件化你需要将用C、Python等语言编写的核心计算密集型算法翻译成硬件描述语言如Verilog或VHDL。这个过程需要深刻理解算法本身的并行性、数据依赖关系并设计出高效的硬件流水线、内存访问模式。一个在CPU上高效的算法直接移植到FPGA可能效率极低甚至无法工作。系统集成硬件模块设计好后需要集成到Catapult的系统中。这包括编写驱动让主机CPU能识别和管理FPGA设计通信接口让FPGA能与主机内存或网络进行数据交换以及创建上层的软件API让应用开发者能够以相对简单的方式调用这个加速功能而不必关心底层硬件细节。性能调优与验证FPGA设计充满了权衡。是追求更高的时钟频率还是更大的并行度片上缓存块应该设计多大不同的实现方案在资源占用查找表、寄存器、内存块、功耗和性能上差异巨大。需要在真实的Catapult系统上进行反复的编译这个过程可能长达数小时甚至更久、部署和测试才能找到最优解。注意FPGA开发与传统软件开发的迭代周期完全不同。一次编译-部署-测试的循环可能需要数小时这要求开发者必须有更严谨的前期仿真和验证。在Catapult这样的共享集群上排队等待FPGA编译资源和上线测试时间也是需要考虑的成本。3. 对学术研究的价值不止于算力更在于探索范式TACC开放Catapult集群其意义远不止是给科学家们提供了更快的计算工具。它实际上是为系统架构、网络、特定领域加速等多个方向的前沿研究提供了一个宝贵的“现实试验床”。3.1 驱动系统架构创新在Catapult出现之前数据中心架构的研究大多基于纯软件模拟或小规模原型难以验证大规模异构硬件引入后对整体系统可靠性、可维护性、资源调度带来的真实影响。Catapult集群让研究者能够直面这些工程挑战资源调度当FPGA成为一种可动态重构的资源集群调度器该如何工作如何同时调度CPU任务和FPGA任务如何应对FPGA重构所需的时间可能从几十毫秒到几分钟这催生了新的异构资源调度算法研究。故障处理FPGA硬件也可能出错。在由成百上千个FPGA组成的计算织物中单个FPGA的故障该如何被检测、隔离和恢复如何保证服务的连续性这涉及到硬件可靠性、系统冗余和快速迁移机制。编程模型与抽象如何降低FPGA的开发门槛能否创造出更高级的编程语言或框架类似后来的OpenCL for FPGA、高层次综合HLS工具让领域科学家只需关注算法逻辑而由工具自动生成高效的硬件设计Catapult的真实环境是检验这些编程模型优劣的最佳场所。3.2 赋能特定领域应用加速对于各垂直领域的科研人员Catapult是验证硬件加速潜力的“试金石”。许多领域的计算模式具有高度的规律性和并行性是FPGA加速的理想目标计算金融蒙特卡洛模拟、期权定价等计算包含大量相互独立的随机路径计算非常适合在FPGA上实现高度并行的流水线获得远超CPU的吞吐量。基因组学DNA序列比对如BLAST算法的核心操作是大量并行的短序列比较可以通过FPGA设计定制化的比较器阵列来极大加速。物理与工程模拟有限元分析、计算流体动力学中的许多核心计算是稠密或稀疏矩阵运算可以通过设计专用的线性代数求解器硬件来加速。机器学习尤其是在2015年深度学习兴起之初卷积神经网络CNN的推理过程本质上是大量的乘积累加运算。Catapult项目本身就有相关的CNN加速器研究。研究者可以利用FPGA实现定制化的数据流架构针对特定的网络模型实现极低的推理延迟和极高的能效比这对边缘计算和实时应用至关重要。3.3 培养跨学科人才也许是最重要的一点Catapult这样的设施有助于培养新一代的“全栈”系统人才。传统的计算机科学教育硬件和软件往往是分离的。但未来数据中心和智能计算的需求迫切需要既懂上层应用和算法又懂底层硬件特性和系统设计的人才。通过亲手在Catapult上将一个软件算法转化为硬件加速器并集成到真实系统中学生和研究者能够建立起从应用到底层的完整知识链条理解计算效率的本质。这种经验对于从事编译器设计、操作系统开发、云计算架构乃至芯片设计都至关重要。4. 实操启示与后续演进从Catapult到行业标准虽然Project Catapult作为一个具体的项目名称其公开活动主要集中在2015年前后但它所倡导的理念和技术路径深刻地影响了后续云计算和数据中心的发展。理解Catapult能帮助我们看清今天许多技术选择的来龙去脉。4.1 从研究项目到生产系统Azure的FPGA实践Catapult最直接的遗产就是融入了微软Azure云计算平台。Azure推出了基于FPGA的虚拟机实例系列如曾经的F系列以及后续演进。这些实例将FPGA作为一种云服务提供给用户使得企业和开发者无需自行购置和维护昂贵的FPGA硬件就能享受到硬件加速的好处。这验证了Catapult将FPGA“基础设施化”的思路是可行的。在云端FPGA被用于加速网络功能虚拟化如软件定义网络中的数据包处理、视频转码、数据库操作以及机器学习推理等场景显著降低了运营成本和延迟。4.2 生态与工具的成熟Catapult时期FPGA开发工具链主要还是传统的硬件工程师所用的Vivado、Quartus等门槛很高。近年来整个生态发生了巨大变化高层次综合HLS的普及Xilinx的Vitis HLS、Intel的oneAPI等工具允许开发者使用C、C甚至OpenCL等高级语言进行FPGA设计工具自动进行并行化、流水线化和硬件资源映射大大降低了开发难度。领域特定架构DSA与敏捷开发Catapult的理念可以看作是DSA思想的一种体现——为特定领域如搜索排名定制硬件。如今随着Chisel、SpinalHDL等基于Scala的硬件构造语言的出现硬件开发也变得更加“敏捷”可以快速生成和迭代针对不同算法的定制硬件设计。开放硬件与社区出现了像Xilinx的Alveo加速卡生态、开源硬件项目等社区贡献了越来越多的IP核和加速库进一步丰富了FPGA的应用生态。4.3 对当前研究者的实用建议如果你今天的研究方向涉及高性能计算、边缘智能、定制化加速从Catapult项目中依然可以汲取很多营养关注“数据搬运”成本任何加速设计首先要分析的不是计算本身有多复杂而是数据从哪里来到哪里去。Catapult将FPGA放在网络路径上的设计其核心就是减少不必要的数据搬运。在你的架构设计中始终要问数据是否需要在CPU内存和加速器之间来回拷贝能否让计算更靠近数据源拥抱异构与可重构性未来的计算平台必然是异构的。CPU、GPU、FPGA、ASIC等各司其职。理解每种硬件的优势CPU通用灵活、GPU大规模并行、FPGA能效与低延迟、ASIC极致性能和劣势学会在系统层面进行任务划分和调度是至关重要的能力。可重构性FPGA提供了应对未知工作负载的灵活性。利用现代开发工具链不要再从Verilog写起除非是做非常底层的硬件研究。优先尝试使用HLS工具将你的核心算法用C/C描述并尝试综合。这能让你快速验证想法的可行性并将精力集中在算法优化而非电路细节上。从模拟和小规模验证开始在接触像当年Catapult那样的大规模真实集群前充分利用FPGA厂商提供的仿真工具如ModelSim、VCS和云上提供的FPGA仿真环境如AWS的FPGA硬件仿真实例。在RTL级别进行充分的仿真验证可以避免将大量时间浪费在硬件编译和调试的漫长等待中。Project Catapult的故事是一个关于如何用可编程的硬件来赋予僵化的数据中心以灵活性和新生的故事。它提醒我们在软件定义一切的时代硬件的创新远未结束而是以一种更紧密、更智能的方式与软件协同进化。对于研究者而言它留下的不仅是一套可供使用的设备更是一种系统设计的思维方式打破软硬件的界限让计算在最合适的地方、以最有效率的方式发生。
