保姆级教程在Firefly RK3568开发板上搞定USB Host与OTG的完整配置流程刚拿到Firefly RK3568开发板时USB功能的配置往往是第一个需要攻克的难题。无论是连接键盘鼠标、外接存储设备还是进行设备间的数据传输USB Host和OTG模式都是嵌入式开发中最基础却最容易出问题的环节。本文将带你从硬件引脚配置、设备树修改到内核编译与功能验证一步步完成RK3568开发板的USB功能配置避开那些新手常踩的坑。1. 硬件准备与引脚配置在开始修改设备树之前我们需要先了解RK3568开发板的USB电源控制逻辑。以常见的Firefly-RK3568开发板为例USB3.0 Host和OTG的5V电源分别由不同的GPIO控制USB3.0 HostVCC5V_USB3由GPIO1_D4控制USB2.0 OTGOTG5V由GPIO0_A5控制通常默认已使能实际操作中我们需要在设备树的pinctrl节点中添加以下配置usb { vcc5v0_host_en: vcc5v0-host-en { rockchip,pins 1 RK_PD4 RK_FUNC_GPIO pcfg_pull_none; }; vcc5v0_otg_en: vcc5v0-otg-en { rockchip,pins 0 RK_PA5 RK_FUNC_GPIO pcfg_pull_none; }; };注意不同开发板的GPIO控制引脚可能不同务必查阅具体板子的原理图确认。2. 设备树关键节点配置RK3568的USB控制器主要包括USB3.0 DRDDual Role Device和USB3.0 Host两部分。我们需要在设备树中正确配置这些节点。2.1 USB3.0 DRD控制器配置USB3.0 DRD控制器支持OTG功能可以在Host和Device模式间切换usbdrd30: usbdrd { compatible rockchip,rk3568-dwc3, rockchip,rk3399-dwc3; clocks cru CLK_USB3OTG0_REF, cru CLK_USB3OTG0_SUSPEND, cru ACLK_USB3OTG0, cru PCLK_PIPE; clock-names ref_clk, suspend_clk, bus_clk, pipe_clk; #address-cells 2; #size-cells 2; ranges; status okay; usbdrd_dwc3: dwc3fcc00000 { compatible snps,dwc3; reg 0x0 0xfcc00000 0x0 0x400000; interrupts GIC_SPI 169 IRQ_TYPE_LEVEL_HIGH; dr_mode otg; phys u2phy0_otg, combphy0_us PHY_TYPE_USB3; phy-names usb2-phy, usb3-phy; phy_type utmi_wide; power-domains power RK3568_PD_PIPE; resets cru SRST_USB3OTG0; reset-names usb3-otg; snps,dis_enblslpm_quirk; snps,dis-u1-entry-quirk; snps,dis-u2-entry-quirk; status okay; }; };2.2 USB3.0 Host控制器配置独立的USB3.0 Host控制器配置如下usbhost30: usbhost { compatible rockchip,rk3568-dwc3, rockchip,rk3399-dwc3; clocks cru CLK_USB3OTG1_REF, cru CLK_USB3OTG1_SUSPEND, cru ACLK_USB3OTG1, cru PCLK_PIPE; clock-names ref_clk, suspend_clk, bus_clk, pipe_clk; #address-cells 2; #size-cells 2; ranges; status okay; usbhost_dwc3: dwc3fd000000 { compatible snps,dwc3; reg 0x0 0xfd000000 0x0 0x400000; interrupts GIC_SPI 170 IRQ_TYPE_LEVEL_HIGH; dr_mode host; phys u2phy0_host, combphy1_usq PHY_TYPE_USB3; phy-names usb2-phy, usb3-phy; phy_type utmi_wide; power-domains power RK3568_PD_PIPE; resets cru SRST_USB3OTG1; reset-names usb3-host; snps,dis_enblslpm_quirk; status okay; }; };3. 内核配置与编译设备树修改完成后我们需要确保内核配置正确并重新编译首先检查内核配置make menuconfig确保以下选项已启用CONFIG_USByCONFIG_USB_XHCI_HCDyCONFIG_USB_XHCI_PLATFORMyCONFIG_USB_DWC3yCONFIG_USB_DWC3_HOSTyCONFIG_USB_DWC3_GADGETyCONFIG_USB_DWC3_DUAL_ROLEy编译设备树make ARCHarm64 dtbs编译内核make ARCHarm64 -j$(nproc)提示如果遇到dwc3相关驱动编译错误可能是内核版本与DWC3驱动不兼容可以尝试更新内核或调整配置选项。4. 功能验证与问题排查烧录新编译的内核和设备树后可以通过以下步骤验证USB功能4.1 Host模式验证插入USB设备如鼠标、U盘后查看内核日志dmesg | grep usb正常应该看到类似以下输出[ 2.385741] usb 1-1: new high-speed USB device number 2 using xhci-hcd [ 2.543821] usb 1-1: New USB device found, idVendor0930, idProduct65454.2 OTG模式验证将开发板通过USB-C接口连接到电脑检查是否被识别为设备lsusb应该能看到Rockchip USB设备的相关信息。4.3 常见问题排查USB设备无反应检查5V电源是否正常输出测量GPIO控制引脚电平是否正确确认设备树中status okay内核报错dwc3相关错误检查PHY时钟配置确认DWC3驱动已正确编译进内核OTG模式无法切换确认dr_mode设置为otg检查ID引脚检测电路5. 高级配置与优化对于需要深度定制USB功能的开发者还可以考虑以下配置5.1 USB电源管理在设备树中添加USB电源控制节点实现动态电源管理vcc5v0_usb: vcc5v0-usb { compatible regulator-fixed; regulator-name vcc5v0_usb; regulator-min-microvolt 5000000; regulator-max-microvolt 5000000; gpio gpio1 RK_PD4 GPIO_ACTIVE_HIGH; pinctrl-names default; pinctrl-0 vcc5v0_host_en; enable-active-high; };5.2 USB性能优化调整DWC3控制器参数提升传输性能usbdrd_dwc3: dwc3fcc00000 { /* ...其他配置... */ snps,usb3_lpm_capable; snps,dis_u2_susphy_quirk; snps,dis_u3_susphy_quirk; tx-fifo-resize; };5.3 多USB端口配置对于具有多个USB端口的开发板需要为每个端口单独配置PHYu2phy0_host { status okay; }; u2phy0_otg { status okay; }; combphy0_us { status okay; };在实际项目中我发现最常出问题的环节是PHY时钟的配置和GPIO控制引脚的初始化顺序。建议在修改设备树后先用fdtdump工具检查编译后的dtb文件确认配置已正确应用。
保姆级教程：在Firefly RK3568开发板上搞定USB Host与OTG的完整配置流程
保姆级教程在Firefly RK3568开发板上搞定USB Host与OTG的完整配置流程刚拿到Firefly RK3568开发板时USB功能的配置往往是第一个需要攻克的难题。无论是连接键盘鼠标、外接存储设备还是进行设备间的数据传输USB Host和OTG模式都是嵌入式开发中最基础却最容易出问题的环节。本文将带你从硬件引脚配置、设备树修改到内核编译与功能验证一步步完成RK3568开发板的USB功能配置避开那些新手常踩的坑。1. 硬件准备与引脚配置在开始修改设备树之前我们需要先了解RK3568开发板的USB电源控制逻辑。以常见的Firefly-RK3568开发板为例USB3.0 Host和OTG的5V电源分别由不同的GPIO控制USB3.0 HostVCC5V_USB3由GPIO1_D4控制USB2.0 OTGOTG5V由GPIO0_A5控制通常默认已使能实际操作中我们需要在设备树的pinctrl节点中添加以下配置usb { vcc5v0_host_en: vcc5v0-host-en { rockchip,pins 1 RK_PD4 RK_FUNC_GPIO pcfg_pull_none; }; vcc5v0_otg_en: vcc5v0-otg-en { rockchip,pins 0 RK_PA5 RK_FUNC_GPIO pcfg_pull_none; }; };注意不同开发板的GPIO控制引脚可能不同务必查阅具体板子的原理图确认。2. 设备树关键节点配置RK3568的USB控制器主要包括USB3.0 DRDDual Role Device和USB3.0 Host两部分。我们需要在设备树中正确配置这些节点。2.1 USB3.0 DRD控制器配置USB3.0 DRD控制器支持OTG功能可以在Host和Device模式间切换usbdrd30: usbdrd { compatible rockchip,rk3568-dwc3, rockchip,rk3399-dwc3; clocks cru CLK_USB3OTG0_REF, cru CLK_USB3OTG0_SUSPEND, cru ACLK_USB3OTG0, cru PCLK_PIPE; clock-names ref_clk, suspend_clk, bus_clk, pipe_clk; #address-cells 2; #size-cells 2; ranges; status okay; usbdrd_dwc3: dwc3fcc00000 { compatible snps,dwc3; reg 0x0 0xfcc00000 0x0 0x400000; interrupts GIC_SPI 169 IRQ_TYPE_LEVEL_HIGH; dr_mode otg; phys u2phy0_otg, combphy0_us PHY_TYPE_USB3; phy-names usb2-phy, usb3-phy; phy_type utmi_wide; power-domains power RK3568_PD_PIPE; resets cru SRST_USB3OTG0; reset-names usb3-otg; snps,dis_enblslpm_quirk; snps,dis-u1-entry-quirk; snps,dis-u2-entry-quirk; status okay; }; };2.2 USB3.0 Host控制器配置独立的USB3.0 Host控制器配置如下usbhost30: usbhost { compatible rockchip,rk3568-dwc3, rockchip,rk3399-dwc3; clocks cru CLK_USB3OTG1_REF, cru CLK_USB3OTG1_SUSPEND, cru ACLK_USB3OTG1, cru PCLK_PIPE; clock-names ref_clk, suspend_clk, bus_clk, pipe_clk; #address-cells 2; #size-cells 2; ranges; status okay; usbhost_dwc3: dwc3fd000000 { compatible snps,dwc3; reg 0x0 0xfd000000 0x0 0x400000; interrupts GIC_SPI 170 IRQ_TYPE_LEVEL_HIGH; dr_mode host; phys u2phy0_host, combphy1_usq PHY_TYPE_USB3; phy-names usb2-phy, usb3-phy; phy_type utmi_wide; power-domains power RK3568_PD_PIPE; resets cru SRST_USB3OTG1; reset-names usb3-host; snps,dis_enblslpm_quirk; status okay; }; };3. 内核配置与编译设备树修改完成后我们需要确保内核配置正确并重新编译首先检查内核配置make menuconfig确保以下选项已启用CONFIG_USByCONFIG_USB_XHCI_HCDyCONFIG_USB_XHCI_PLATFORMyCONFIG_USB_DWC3yCONFIG_USB_DWC3_HOSTyCONFIG_USB_DWC3_GADGETyCONFIG_USB_DWC3_DUAL_ROLEy编译设备树make ARCHarm64 dtbs编译内核make ARCHarm64 -j$(nproc)提示如果遇到dwc3相关驱动编译错误可能是内核版本与DWC3驱动不兼容可以尝试更新内核或调整配置选项。4. 功能验证与问题排查烧录新编译的内核和设备树后可以通过以下步骤验证USB功能4.1 Host模式验证插入USB设备如鼠标、U盘后查看内核日志dmesg | grep usb正常应该看到类似以下输出[ 2.385741] usb 1-1: new high-speed USB device number 2 using xhci-hcd [ 2.543821] usb 1-1: New USB device found, idVendor0930, idProduct65454.2 OTG模式验证将开发板通过USB-C接口连接到电脑检查是否被识别为设备lsusb应该能看到Rockchip USB设备的相关信息。4.3 常见问题排查USB设备无反应检查5V电源是否正常输出测量GPIO控制引脚电平是否正确确认设备树中status okay内核报错dwc3相关错误检查PHY时钟配置确认DWC3驱动已正确编译进内核OTG模式无法切换确认dr_mode设置为otg检查ID引脚检测电路5. 高级配置与优化对于需要深度定制USB功能的开发者还可以考虑以下配置5.1 USB电源管理在设备树中添加USB电源控制节点实现动态电源管理vcc5v0_usb: vcc5v0-usb { compatible regulator-fixed; regulator-name vcc5v0_usb; regulator-min-microvolt 5000000; regulator-max-microvolt 5000000; gpio gpio1 RK_PD4 GPIO_ACTIVE_HIGH; pinctrl-names default; pinctrl-0 vcc5v0_host_en; enable-active-high; };5.2 USB性能优化调整DWC3控制器参数提升传输性能usbdrd_dwc3: dwc3fcc00000 { /* ...其他配置... */ snps,usb3_lpm_capable; snps,dis_u2_susphy_quirk; snps,dis_u3_susphy_quirk; tx-fifo-resize; };5.3 多USB端口配置对于具有多个USB端口的开发板需要为每个端口单独配置PHYu2phy0_host { status okay; }; u2phy0_otg { status okay; }; combphy0_us { status okay; };在实际项目中我发现最常出问题的环节是PHY时钟的配置和GPIO控制引脚的初始化顺序。建议在修改设备树后先用fdtdump工具检查编译后的dtb文件确认配置已正确应用。
