概念抢先看摩尔定律1965年英特尔创始人戈登·摩尔提出的半导体发展经验规律核心是集成电路上可容纳的晶体管数量约每隔18至24个月增加一倍。过去60年行业通过不断缩小晶体管尺寸来提升性能。时间常数τtau中文音译为“韬”电路中电信号完成一次状态切换所需的时间。τ越小电路切换越快。这是衡量半导体系统“速度”的基本单位。韬τ定律华为于2026年5月25日在国际电路与系统研讨会上正式发表的半导体演进新原则以“时间缩微”替代“几何缩微”通过系统性降低时间常数τ来提升芯片性能。逻辑折叠Logic Folding韬定律的核心技术载体通过将数字、模拟和存储器电路分布在垂直堆叠的有源层中缩短信号传输距离从而快速降低时间常数τ。四层协同优化从器件层晶体管/互连、电路层逻辑折叠、芯片层架构/总线到系统层软件/算法统一以τ为度量进行全栈协同优化。01 从“空间缩微”到“时间缩微”一场芯片底层逻辑的范式转移1965年戈登·摩尔提出了后来主导半导体行业半个多世纪的摩尔定律集成电路上可容纳的晶体管数量大约每18到24个月翻一番性能也随之翻倍。在此模式下芯片的进化实际上就是制程的进化——从微米级一路向下14纳米、7纳米、5纳米、3纳米……这是一条追求“空间缩微”的道路。然而这条路正在走到尽头。当晶体管尺寸逼近物理极限时量子隧穿效应让电子可以直接“穿墙而过”导致芯片漏电、性能不稳。与此同时3纳米及以下先进制程的研发与制造投资动辄上千亿元投入产出比持续下滑。就在行业苦苦寻找出路之际2026年5月25日上海在IEEE国际电路与系统研讨会上华为公司董事、半导体业务部总裁何庭波正式发表“韬τ定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。韬定律的核心思想是什么一句话用“时间缩微”替代“几何缩微”。不再执着于把晶体管越做越小而是把“让信号跑得更快”直接当目标。它用统一的时间常数τ作为衡量系统性能与架构优化的首要指标将优化方向从物理空间压缩转向系统时间优化。02 一张对比图看懂摩尔定律 vs 韬定律![摩尔定律vs韬定律对比图]建议插入上述对比图摩尔定律——空间缩微核心目标缩小晶体管尺寸思维方式做得更小 → 塞得更多 → 性能更强衡量指标制程工艺节点几纳米瓶颈量子隧穿效应、成本飙升产业依赖极度依赖先进光刻机韬定律——时间缩微核心目标降低时间常数τ思维方式信号跑更快 → 任务完成更快 → 性能更强衡量指标系统完成一次有效计算所需的时间突破在成熟制程基础上持续提升产业依赖不依赖极致制程工艺正如一位分析人士所概括摩尔定律追求的是单颗芯片通过制程微缩来提升算力韬定律则把着眼点放在整个计算系统的均一化晶体管密度上让信息传导速度在系统内不存在瓶颈。03 韬定律怎么实现技术工具箱全解析韬定律不是一句口号而是一整套系统性的技术方案。它构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系将四层设计统一到同一把标尺——时间常数τ。1. 器件层降低基础电阻电容从最基础做起通过优化晶体管与互连电阻和寄生电容缩微器件级时间常数让每一个晶体管自身的开关更敏捷。2. 电路层逻辑折叠立体布局的核心这是韬定律最具突破性的核心技术。传统芯片将所有晶体管铺设在一个平面上信号传输像在一座“平面城市”中穿行距离远、红绿灯多、耗时久。何庭波用一个形象的比喻解释“就好像把一座‘平面城市’改成‘立体城市’区域之间安装了几百万台电梯这样直达的距离就大大缩短从而节约了时间提高了性能。”逻辑折叠将数字、模拟和存储器电路分布在垂直堆叠的有源层中通过超细间距混合键进行连接信号连接所需的线路变短芯片在相同制程下能够以更高的频率运行。3. 芯片层软硬协同设计在芯片层面引入“软件、架构、芯片”全栈软硬芯协同设计重构计算系统互联协议通过定义灵衢总线实现超节点的统一内存编址降低通信时延。4. 系统层全栈优化从晶体管到数据中心跨度达12个数量级的完整计算栈全部纳入统一优化框架实现器件、电路、芯片、系统全层级协同统一。04 韬定律真的是纸上谈兵吗为什么它是真的韬定律最令人信服的地方在于它不是在画饼而是已经有了扎实的实践基础。381款——过去六年间华为已基于韬定律成功设计并量产了381款芯片覆盖移动通信、AI、汽车、工业、数据基础设施等多个领域。55% 41%——将于2026年秋季面世的新一代麒麟手机芯片将首次完整采用逻辑折叠技术在固定工艺节点上实现55%的等效晶体管密度提升和41%的能效提升。等效1.4纳米——华为预计到2031年基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平使14纳米/7纳米等成熟工艺也能发挥出接近先进制程的实际性能。何庭波透露公司已经成立了代号“莫邪”的工作小组“说是小组但实际上这个小组有数万人。数万人历经七年辛苦竭尽全力去奋斗为战略突围作出贡献。”05 哪些机会在悄然浮现韬定律对产业链的全链路重塑韬定律不只是华为自己的事它正在重构整个芯片产业链的游戏规则。从创新维度看韬定律将技术突破方向从“空间维度”转向“时间维度”为受制于光刻机瓶颈的产业提供了全新的突围思路。快思慢想研究院院长田丰认为“中国半导体产业第一次在技术范式层面主动出牌其战略意义在于将原本单一的‘制程追赶’赛道拓展为‘制程追赶系统创新’双赛道。”从产业链机遇看韬定律强调的是全链条围绕时间常数τ协同从器件到系统每一个环节都面临新的优化空间。封装测试、EDA工具、IP核等环节都将因此获得新的发展机遇。而对普通消费者来说手机、PC、数据中心的响应速度、能效比和AI算力都将显著提升。在张文、AI算力、云端数据中心等前沿领域韬定律的“时间制胜”理念正在催生新的应用形态。华为预测麒麟芯片CPU核心频率已具备向4GHz及以上推进的空间未来五年内能效至少翻一番。06 韬定律与普通人你不必懂芯片但会用上更好的芯片韬定律最终要回答的问题是对每一个普通人来说这和我有什么关系答案是你将拥有更快、更省电、更智能的设备。未来基于韬定律的手机不再单纯依赖制程工艺迭代同等电池容量下续航更长App响应更迅速多任务切换更流畅。AI助手将支持更复杂的场景理解语音交互几乎无延迟。PC和数据中心也将迎来能效革命服务器处理请求的速度更快、能耗更低。自动驾驶、云端游戏、沉浸式VR/AR等原本受限于算力和功耗的场景将真正从“实验室”走进“每个人的生活”。用何庭波自己的话来说“华为这篇论文提出的问题是如果晶体管不能像过去继续变小计算还能怎么继续变快韬定律给出的答案是不能只看空间也要看时间。”当我们不再被“制程焦虑”所困芯片产业的未来也许比我们想象的更加广阔。关注Rubin智造社的“一图一刻”15分钟一张图读透科技新趋势。关键词标签#华为韬定律 #摩尔定律 #半导体 #芯片技术 #后摩尔时代 #逻辑折叠 #时间常数τ #一图一刻相关阅读一图一刻15分钟读懂第一性原理一张图告别无效盲从
一图一刻｜15分钟读懂华为韬定律，一张图讲透从摩尔定律到韬定律的半导体演进
概念抢先看摩尔定律1965年英特尔创始人戈登·摩尔提出的半导体发展经验规律核心是集成电路上可容纳的晶体管数量约每隔18至24个月增加一倍。过去60年行业通过不断缩小晶体管尺寸来提升性能。时间常数τtau中文音译为“韬”电路中电信号完成一次状态切换所需的时间。τ越小电路切换越快。这是衡量半导体系统“速度”的基本单位。韬τ定律华为于2026年5月25日在国际电路与系统研讨会上正式发表的半导体演进新原则以“时间缩微”替代“几何缩微”通过系统性降低时间常数τ来提升芯片性能。逻辑折叠Logic Folding韬定律的核心技术载体通过将数字、模拟和存储器电路分布在垂直堆叠的有源层中缩短信号传输距离从而快速降低时间常数τ。四层协同优化从器件层晶体管/互连、电路层逻辑折叠、芯片层架构/总线到系统层软件/算法统一以τ为度量进行全栈协同优化。01 从“空间缩微”到“时间缩微”一场芯片底层逻辑的范式转移1965年戈登·摩尔提出了后来主导半导体行业半个多世纪的摩尔定律集成电路上可容纳的晶体管数量大约每18到24个月翻一番性能也随之翻倍。在此模式下芯片的进化实际上就是制程的进化——从微米级一路向下14纳米、7纳米、5纳米、3纳米……这是一条追求“空间缩微”的道路。然而这条路正在走到尽头。当晶体管尺寸逼近物理极限时量子隧穿效应让电子可以直接“穿墙而过”导致芯片漏电、性能不稳。与此同时3纳米及以下先进制程的研发与制造投资动辄上千亿元投入产出比持续下滑。就在行业苦苦寻找出路之际2026年5月25日上海在IEEE国际电路与系统研讨会上华为公司董事、半导体业务部总裁何庭波正式发表“韬τ定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。韬定律的核心思想是什么一句话用“时间缩微”替代“几何缩微”。不再执着于把晶体管越做越小而是把“让信号跑得更快”直接当目标。它用统一的时间常数τ作为衡量系统性能与架构优化的首要指标将优化方向从物理空间压缩转向系统时间优化。02 一张对比图看懂摩尔定律 vs 韬定律![摩尔定律vs韬定律对比图]建议插入上述对比图摩尔定律——空间缩微核心目标缩小晶体管尺寸思维方式做得更小 → 塞得更多 → 性能更强衡量指标制程工艺节点几纳米瓶颈量子隧穿效应、成本飙升产业依赖极度依赖先进光刻机韬定律——时间缩微核心目标降低时间常数τ思维方式信号跑更快 → 任务完成更快 → 性能更强衡量指标系统完成一次有效计算所需的时间突破在成熟制程基础上持续提升产业依赖不依赖极致制程工艺正如一位分析人士所概括摩尔定律追求的是单颗芯片通过制程微缩来提升算力韬定律则把着眼点放在整个计算系统的均一化晶体管密度上让信息传导速度在系统内不存在瓶颈。03 韬定律怎么实现技术工具箱全解析韬定律不是一句口号而是一整套系统性的技术方案。它构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系将四层设计统一到同一把标尺——时间常数τ。1. 器件层降低基础电阻电容从最基础做起通过优化晶体管与互连电阻和寄生电容缩微器件级时间常数让每一个晶体管自身的开关更敏捷。2. 电路层逻辑折叠立体布局的核心这是韬定律最具突破性的核心技术。传统芯片将所有晶体管铺设在一个平面上信号传输像在一座“平面城市”中穿行距离远、红绿灯多、耗时久。何庭波用一个形象的比喻解释“就好像把一座‘平面城市’改成‘立体城市’区域之间安装了几百万台电梯这样直达的距离就大大缩短从而节约了时间提高了性能。”逻辑折叠将数字、模拟和存储器电路分布在垂直堆叠的有源层中通过超细间距混合键进行连接信号连接所需的线路变短芯片在相同制程下能够以更高的频率运行。3. 芯片层软硬协同设计在芯片层面引入“软件、架构、芯片”全栈软硬芯协同设计重构计算系统互联协议通过定义灵衢总线实现超节点的统一内存编址降低通信时延。4. 系统层全栈优化从晶体管到数据中心跨度达12个数量级的完整计算栈全部纳入统一优化框架实现器件、电路、芯片、系统全层级协同统一。04 韬定律真的是纸上谈兵吗为什么它是真的韬定律最令人信服的地方在于它不是在画饼而是已经有了扎实的实践基础。381款——过去六年间华为已基于韬定律成功设计并量产了381款芯片覆盖移动通信、AI、汽车、工业、数据基础设施等多个领域。55% 41%——将于2026年秋季面世的新一代麒麟手机芯片将首次完整采用逻辑折叠技术在固定工艺节点上实现55%的等效晶体管密度提升和41%的能效提升。等效1.4纳米——华为预计到2031年基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平使14纳米/7纳米等成熟工艺也能发挥出接近先进制程的实际性能。何庭波透露公司已经成立了代号“莫邪”的工作小组“说是小组但实际上这个小组有数万人。数万人历经七年辛苦竭尽全力去奋斗为战略突围作出贡献。”05 哪些机会在悄然浮现韬定律对产业链的全链路重塑韬定律不只是华为自己的事它正在重构整个芯片产业链的游戏规则。从创新维度看韬定律将技术突破方向从“空间维度”转向“时间维度”为受制于光刻机瓶颈的产业提供了全新的突围思路。快思慢想研究院院长田丰认为“中国半导体产业第一次在技术范式层面主动出牌其战略意义在于将原本单一的‘制程追赶’赛道拓展为‘制程追赶系统创新’双赛道。”从产业链机遇看韬定律强调的是全链条围绕时间常数τ协同从器件到系统每一个环节都面临新的优化空间。封装测试、EDA工具、IP核等环节都将因此获得新的发展机遇。而对普通消费者来说手机、PC、数据中心的响应速度、能效比和AI算力都将显著提升。在张文、AI算力、云端数据中心等前沿领域韬定律的“时间制胜”理念正在催生新的应用形态。华为预测麒麟芯片CPU核心频率已具备向4GHz及以上推进的空间未来五年内能效至少翻一番。06 韬定律与普通人你不必懂芯片但会用上更好的芯片韬定律最终要回答的问题是对每一个普通人来说这和我有什么关系答案是你将拥有更快、更省电、更智能的设备。未来基于韬定律的手机不再单纯依赖制程工艺迭代同等电池容量下续航更长App响应更迅速多任务切换更流畅。AI助手将支持更复杂的场景理解语音交互几乎无延迟。PC和数据中心也将迎来能效革命服务器处理请求的速度更快、能耗更低。自动驾驶、云端游戏、沉浸式VR/AR等原本受限于算力和功耗的场景将真正从“实验室”走进“每个人的生活”。用何庭波自己的话来说“华为这篇论文提出的问题是如果晶体管不能像过去继续变小计算还能怎么继续变快韬定律给出的答案是不能只看空间也要看时间。”当我们不再被“制程焦虑”所困芯片产业的未来也许比我们想象的更加广阔。关注Rubin智造社的“一图一刻”15分钟一张图读透科技新趋势。关键词标签#华为韬定律 #摩尔定律 #半导体 #芯片技术 #后摩尔时代 #逻辑折叠 #时间常数τ #一图一刻相关阅读一图一刻15分钟读懂第一性原理一张图告别无效盲从
