1. 项目概述当封装生成器“不听话”时在PCB设计这个行当里Cadence Allegro算得上是工程师手里的“重器”。画原理图、布局布线这些流程大家可能都轻车熟路了但一提到画元件封装尤其是那种引脚密密麻麻的芯片很多朋友还是会皱眉头。这事儿确实繁琐一个芯片一个样从焊盘尺寸、形状到阻焊、钢网都得对着Datasheet一点点抠。后来有了各种封装生成器Footprint Generator比如文中提到的FPM简直是解放生产力的神器。输入几个关键尺寸点几下鼠标一个标准封装就生成了省去了大量重复劳动。但是工具毕竟是工具它遵循的是预设的规则和算法而现实中的芯片封装千变万化Datasheet的标注方式也五花八门。这就导致了一个常见但很棘手的问题封装生成器生成的焊盘图形Padstack和封装外框Package Geometry可能都没问题但管脚的序号Pin Number却排错了。你兴冲冲地把封装调进原理图做完封装映射Footprint Mapping导入PCB后一看傻眼了——芯片的1脚在PCB上对应的是封装上的第22个焊盘。如果没发现板子做出来就是一块昂贵的“装饰品”。我今天要分享的就是专门对付这种“张冠李戴”的情况。核心操作很简单在Allegro的封装编辑模式下直接修改焊盘的Pin Number文本属性。但围绕这个操作有一系列的前提、技巧和避坑经验这些才是真正决定你能否高效、准确解决问题的关键。无论你是刚接触Allegro的硬件新人还是偶尔需要自己建库的资深工程师这套从排查到修正的完整流程都能让你在遇到类似问题时心里有底。2. 问题根源与事前排查为什么Pin Number会错在动手修改之前我们得先搞清楚问题出在哪避免盲目操作甚至改错了对象。Pin Number错乱通常不是封装生成器“智障”了而是源于信息匹配的错位。2.1 封装标准与芯片实际的冲突封装生成器如FPM的数据库通常基于IPC或JEDEC等标准封装库。例如一个标准的TSOP-28封装其1脚位置和管脚序号排列是固定的。但是不同芯片厂商在设计芯片时虽然采用了相同的物理封装外形如TSOP-28但芯片内部Die的邦定Bonding方向和管脚定义可能不同导致1脚的实际位置与标准封装库的预设位置不一致。文中提到的IS61LV256存储器就是一个典型例子。它的Datasheet明确显示1脚位于封装体的中心位置通常是有一个凹坑或圆点标识的那一端然后管脚序号呈逆时针排列。而很多标准TSOP封装的1脚定义在左下角当芯片标识朝上时。如果直接用标准TSOP-28库就会导致所有管脚序号整体偏移。2.2 数据来源的混淆另一个常见错误来源是在创建封装时参考的尺寸图Dimension Drawing和管脚序图Pinout Diagram可能来自Datasheet的不同页面或者工程师在输入参数时看串了行。比如把焊盘间距Pitch和宽度Width输反或者参考了顶视图Top View却按照底视图Bottom View来理解管脚顺序。封装生成器会忠实地按照你输入的尺寸生成焊盘图形但它无法判断你心中的“1脚”应该在哪里它只会按照其内部逻辑通常是基于一个原点从左下角开始逆时针编号来分配初始的Pin Number。2.3 如何快速确认问题在从原理图导入网表Netlist到PCB后如果发现大量飞线Ratsnest错乱或者DRC报出奇怪的未连接错误就要高度怀疑封装管脚映射错误。第一步隔离检查在Allegro PCB Editor中只显示该元件和它的飞线。如果飞线像一团乱麻根本理不清逻辑基本就是管脚号不对。第二步核对封装打开该元件的封装设计文件.dra。不要只看外框和焊盘核心是检查Pin Number。让Pin Number“现身”这是原文提到的关键技巧。在封装编辑模式下点击菜单栏的Setup-Design Parameters...打开Design选项卡在Drawing部分找到Display标签页。这里有一个Filled pads的选项取消它的勾选。这个操作会令所有焊盘以空心轮廓线显示原本被实心填充盖住的白色Pin Number文本就会清晰地显露出来。注意有时候即使取消了Filled padsPin Number可能还被其他丝印层如Package Geometry/Assembly_Top的图形遮挡。这时需要在右侧的Color Dialog面板中暂时关闭Package Geometry下的Assembly_Top等丝印层的显示确保视野内只有焊盘和Pin Number文本。对比Datasheet将清晰的Pin Number布局与芯片Datasheet的管脚序图进行逐一比对。不要只对比1脚最好对比3到4个特征管脚如电源脚、地脚、某个特定的数据或地址脚。确认是整体旋转错位还是个别管脚序号错误。3. 核心修改操作详解一步步修正Pin Number确认问题后就可以开始修改了。整个过程在Allegro Package Designer封装设计器中进行。3.1 进入编辑模式与工具选择在Allegro中打开有问题的封装文件.dra。确保当前处于编辑状态。通常打开后即处于可编辑状态。从菜单栏选择Edit-Text。你也可以在右侧的Options面板中确认当前命令是Edit Text。3.2 定位并修改单个Pin Number将鼠标移动到需要修改序号的焊盘中心附近Allegro会自动高亮并捕捉到焊盘上的Pin Number文本例如“1”。单击该文本它会被一个虚线框选中同时下方的命令窗口Command Window可能会显示相关信息。此时直接在键盘上输入正确的管脚序号例如“22”然后按下回车键Enter。你会发现原位置的“1”已经变成了“22”。修改后的文本可能位置不太正你可以再次单击它然后拖动到焊盘中心合适的位置。关键技巧使用“Show Element”功能进行复核修改后眼睛看可能不放心特别是当焊盘密集时。Allegro提供了一个非常可靠的查验工具点击菜单栏的Display-Element或者直接在命令窗口输入show element后回车。在弹出的Show Element浏览器中在Find过滤栏里只勾选Pins因为我们只关心管脚属性。取消其他所有选项避免误选。用鼠标单击你刚刚修改过的那个焊盘。弹出的信息窗口会详细列出该焊盘的所有属性其中就包括Pin number。仔细核对这里显示的值是否与你输入的新序号一致。这是最权威的确认方式比肉眼观察更可靠。3.3 批量修改的策略与技巧如果一个封装有几十个甚至上百个管脚都需要重排例如整个封装旋转了90度或180度一个个手动修改效率太低且容易出错。虽然Allegro没有直接的“批量重编号”命令但我们可以结合脚本和规律性操作来提高效率。情况一顺序错位如整体旋转假设一个28脚的芯片实际的1脚对应生成封装的22脚2脚对应23脚……以此类推。这是一个有规律的偏移。手动建立映射表在纸上或Excel里列出对应关系1-22, 2-23, …, 28-21循环。按顺序修改按照映射表从1脚开始依次修改。虽然仍是手动但有了清单不易混乱。修改完三五个后用Show Element抽查确保规律正确。情况二完全乱序或无序号有时生成的封装焊盘上根本没有Pin Number文本显示为空白。这说明生成器根本没分配序号。首先需要“Add Text”选择菜单Add-Text。在右侧Options面板中确保Active Class和Subclass设置为Package Geometry-Pin_Number。这是Pin Number文本应该所在的层。在目标焊盘中心单击然后输入正确的序号。这样逐一为所有焊盘添加序号。重要提示务必确保文本添加在Package Geometry/Pin_Number层。如果错加到Assembly_Top或Silkscreen_Top层这些文本在PCB中虽然可见但不会被Allegro识别为真正的管脚电气属性导入网表时依然会出错。高级技巧使用Skill脚本或Excel辅助对于引脚数极多的BGA封装手动修改是灾难。可以探索以下方法导出Pin List有些方法或第三方工具可以导出封装的管脚坐标和当前序号。Excel处理在Excel中整理正确的序号映射关系。Skill脚本编写或寻找简单的Skill脚本读取Excel映射表自动在Allegro中执行文本修改命令。这需要一定的Skill语言基础但对于团队或经常建库的工程师投资学习是值得的。4. 修改后的验证与库管理修改完Pin Number绝不意味着工作结束。必须进行严格的验证并妥善管理修改后的库文件否则可能引发更隐蔽的问题。4.1 封装级的DRC检查在封装编辑器里运行设计规则检查点击Tools-Quick Reports。选择Padstack Report和Package Pin Report。Padstack Report检查每个焊盘的命名、尺寸是否一致确保没有误用其他焊盘。Package Pin Report以列表形式查看所有管脚的编号、名称、使用的焊盘。逐一核对这份列表与Datasheet的Pinout表是否完全一致。这是查找遗漏或重复序号的最有效方法。4.2 在PCB项目中验证最可靠的验证是创建一个“测试沙盒”。新建一个简单的测试PCB文件.brd。绘制一个仅包含该芯片的原理图符号Symbol并确保其管脚号与Datasheet一致。将修改后的封装.dra和.psm文件指定给这个原理图符号。导出网表导入到这个测试PCB文件中。放置该元件。如果修改正确它的管脚上应该没有飞线因为没连接其他器件或者你可以手动添加一些网络标签来测试。关键是要确认Display-Show Rats-Component时不会出现匪夷所思的飞线连接。4.3 库文件管理规范这是很多工程师忽略但极其重要的一环。版本与命名修改后的封装建议在名称中加入版本或日期标识例如TSOP28-1.0_RevA或TSOP28_Modified_20231027。避免覆盖公司标准库中的原始文件。更新符号封装映射如果公司使用中心库Central Library务必在CISComponent Information System或相应的库管理工具中更新该元件符号Part与新版封装的关联关系。文档记录在封装库的目录下建立一个简单的文本文件如Readme.txt或Excel表格记录哪些封装被修改过、修改原因、修改日期、参考的Datasheet版本号。这对于团队协作和日后排查问题至关重要。5. 避坑指南与高阶心得踩过无数坑后我总结了一些经验能让你的封装制作和修改之路更顺畅。5.1 预防优于修改封装生成器的正确打开方式优先使用厂商推荐封装很多芯片厂商如TI、ADI、Microchip会直接提供Allegro格式的封装库.dra/.psm。这是最可靠的选择优先级应高于任何封装生成器。仔细阅读Datasheet的封装章节不要只看尺寸图一定要找到Pin Configuration或Top View/Bottom View的管脚序图。确认1脚标识如凹坑、圆点、斜角的位置和管脚编号方向顺时针还是逆时针。在生成器中预览和比对像FPM这样的工具在生成前会有一个预览图。将这个预览图的管脚序号布局截图与Datasheet的管脚序图放在一起对比在生成之前就发现问题。自定义原点Origin封装生成器通常允许你设置原点和1脚位置。根据Datasheet精确设置1脚的坐标可以大幅降低生成后序号错位的概率。5.2 修改过程中的常见陷阱陷阱一修改了错误的文本层。一定要确认你选中修改的文本其Class/Subclass是Package Geometry/Pin_Number。如果误改了Assembly_Top层的文本只是改了丝印电气连接依然是错的。陷阱二文本被锁定Locked。偶尔从某些来源获得的封装其文本可能被锁定。在修改前可以尝试用Edit-Properties命令点击文本查看其属性取消Locked状态。陷阱三焊盘与管脚名混淆。Pin Number是管脚序号1, 2, 3…用于电气连接。还有一个概念是管脚名称Pin Name如VCC,GND,A0等通常在原理图符号上显示。修改封装时一般只动Pin Number不要动Pin Name它通常在焊盘定义Padstack中或由原理图符号决定。5.3 复杂封装的特殊处理多路复用引脚Multifunction Pins有些芯片的同一个物理引脚可能有多个功能名如GPIO1/ADC_IN1。在封装上它只有一个Pin Number如5。这种情况不需要在封装层面处理只需在原理图符号Symbol中将该管脚定义多个别名即可。散热焊盘Thermal Pad或中心焊球对于QFN、BGA等封装中间的大焊盘或某些特定的接地焊球其Pin Number可能被定义为0、GND或一个特定的数字如EP对应29。务必根据Datasheet准确设置因为它通常直接连接地平面网络分配错误会影响散热和电气性能。机械孔Mounting Hole如果封装包含非电气的机械固定孔建议将其Pin Number设置为0或一个不会与电气管脚冲突的大数字如999并在原理图符号中将其定义为机械管脚Mechanical Pin避免导入PCB时产生无用的飞线。封装管脚序号的修正是一个细致入微的“外科手术”。它考验的不是多么高深的软件技巧而是工程师的严谨、耐心和对原始资料Datasheet的敬畏心。每次成功修正一个封装不仅是为当前项目扫清障碍更是为你个人的元件库增添了一份可靠的资产。养成“生成-核对-验证”的良好习惯能让你从源头上减少这类麻烦把更多精力投入到更有创造性的电路设计本身。
Cadence Allegro封装Pin Number错乱排查与修正全攻略
1. 项目概述当封装生成器“不听话”时在PCB设计这个行当里Cadence Allegro算得上是工程师手里的“重器”。画原理图、布局布线这些流程大家可能都轻车熟路了但一提到画元件封装尤其是那种引脚密密麻麻的芯片很多朋友还是会皱眉头。这事儿确实繁琐一个芯片一个样从焊盘尺寸、形状到阻焊、钢网都得对着Datasheet一点点抠。后来有了各种封装生成器Footprint Generator比如文中提到的FPM简直是解放生产力的神器。输入几个关键尺寸点几下鼠标一个标准封装就生成了省去了大量重复劳动。但是工具毕竟是工具它遵循的是预设的规则和算法而现实中的芯片封装千变万化Datasheet的标注方式也五花八门。这就导致了一个常见但很棘手的问题封装生成器生成的焊盘图形Padstack和封装外框Package Geometry可能都没问题但管脚的序号Pin Number却排错了。你兴冲冲地把封装调进原理图做完封装映射Footprint Mapping导入PCB后一看傻眼了——芯片的1脚在PCB上对应的是封装上的第22个焊盘。如果没发现板子做出来就是一块昂贵的“装饰品”。我今天要分享的就是专门对付这种“张冠李戴”的情况。核心操作很简单在Allegro的封装编辑模式下直接修改焊盘的Pin Number文本属性。但围绕这个操作有一系列的前提、技巧和避坑经验这些才是真正决定你能否高效、准确解决问题的关键。无论你是刚接触Allegro的硬件新人还是偶尔需要自己建库的资深工程师这套从排查到修正的完整流程都能让你在遇到类似问题时心里有底。2. 问题根源与事前排查为什么Pin Number会错在动手修改之前我们得先搞清楚问题出在哪避免盲目操作甚至改错了对象。Pin Number错乱通常不是封装生成器“智障”了而是源于信息匹配的错位。2.1 封装标准与芯片实际的冲突封装生成器如FPM的数据库通常基于IPC或JEDEC等标准封装库。例如一个标准的TSOP-28封装其1脚位置和管脚序号排列是固定的。但是不同芯片厂商在设计芯片时虽然采用了相同的物理封装外形如TSOP-28但芯片内部Die的邦定Bonding方向和管脚定义可能不同导致1脚的实际位置与标准封装库的预设位置不一致。文中提到的IS61LV256存储器就是一个典型例子。它的Datasheet明确显示1脚位于封装体的中心位置通常是有一个凹坑或圆点标识的那一端然后管脚序号呈逆时针排列。而很多标准TSOP封装的1脚定义在左下角当芯片标识朝上时。如果直接用标准TSOP-28库就会导致所有管脚序号整体偏移。2.2 数据来源的混淆另一个常见错误来源是在创建封装时参考的尺寸图Dimension Drawing和管脚序图Pinout Diagram可能来自Datasheet的不同页面或者工程师在输入参数时看串了行。比如把焊盘间距Pitch和宽度Width输反或者参考了顶视图Top View却按照底视图Bottom View来理解管脚顺序。封装生成器会忠实地按照你输入的尺寸生成焊盘图形但它无法判断你心中的“1脚”应该在哪里它只会按照其内部逻辑通常是基于一个原点从左下角开始逆时针编号来分配初始的Pin Number。2.3 如何快速确认问题在从原理图导入网表Netlist到PCB后如果发现大量飞线Ratsnest错乱或者DRC报出奇怪的未连接错误就要高度怀疑封装管脚映射错误。第一步隔离检查在Allegro PCB Editor中只显示该元件和它的飞线。如果飞线像一团乱麻根本理不清逻辑基本就是管脚号不对。第二步核对封装打开该元件的封装设计文件.dra。不要只看外框和焊盘核心是检查Pin Number。让Pin Number“现身”这是原文提到的关键技巧。在封装编辑模式下点击菜单栏的Setup-Design Parameters...打开Design选项卡在Drawing部分找到Display标签页。这里有一个Filled pads的选项取消它的勾选。这个操作会令所有焊盘以空心轮廓线显示原本被实心填充盖住的白色Pin Number文本就会清晰地显露出来。注意有时候即使取消了Filled padsPin Number可能还被其他丝印层如Package Geometry/Assembly_Top的图形遮挡。这时需要在右侧的Color Dialog面板中暂时关闭Package Geometry下的Assembly_Top等丝印层的显示确保视野内只有焊盘和Pin Number文本。对比Datasheet将清晰的Pin Number布局与芯片Datasheet的管脚序图进行逐一比对。不要只对比1脚最好对比3到4个特征管脚如电源脚、地脚、某个特定的数据或地址脚。确认是整体旋转错位还是个别管脚序号错误。3. 核心修改操作详解一步步修正Pin Number确认问题后就可以开始修改了。整个过程在Allegro Package Designer封装设计器中进行。3.1 进入编辑模式与工具选择在Allegro中打开有问题的封装文件.dra。确保当前处于编辑状态。通常打开后即处于可编辑状态。从菜单栏选择Edit-Text。你也可以在右侧的Options面板中确认当前命令是Edit Text。3.2 定位并修改单个Pin Number将鼠标移动到需要修改序号的焊盘中心附近Allegro会自动高亮并捕捉到焊盘上的Pin Number文本例如“1”。单击该文本它会被一个虚线框选中同时下方的命令窗口Command Window可能会显示相关信息。此时直接在键盘上输入正确的管脚序号例如“22”然后按下回车键Enter。你会发现原位置的“1”已经变成了“22”。修改后的文本可能位置不太正你可以再次单击它然后拖动到焊盘中心合适的位置。关键技巧使用“Show Element”功能进行复核修改后眼睛看可能不放心特别是当焊盘密集时。Allegro提供了一个非常可靠的查验工具点击菜单栏的Display-Element或者直接在命令窗口输入show element后回车。在弹出的Show Element浏览器中在Find过滤栏里只勾选Pins因为我们只关心管脚属性。取消其他所有选项避免误选。用鼠标单击你刚刚修改过的那个焊盘。弹出的信息窗口会详细列出该焊盘的所有属性其中就包括Pin number。仔细核对这里显示的值是否与你输入的新序号一致。这是最权威的确认方式比肉眼观察更可靠。3.3 批量修改的策略与技巧如果一个封装有几十个甚至上百个管脚都需要重排例如整个封装旋转了90度或180度一个个手动修改效率太低且容易出错。虽然Allegro没有直接的“批量重编号”命令但我们可以结合脚本和规律性操作来提高效率。情况一顺序错位如整体旋转假设一个28脚的芯片实际的1脚对应生成封装的22脚2脚对应23脚……以此类推。这是一个有规律的偏移。手动建立映射表在纸上或Excel里列出对应关系1-22, 2-23, …, 28-21循环。按顺序修改按照映射表从1脚开始依次修改。虽然仍是手动但有了清单不易混乱。修改完三五个后用Show Element抽查确保规律正确。情况二完全乱序或无序号有时生成的封装焊盘上根本没有Pin Number文本显示为空白。这说明生成器根本没分配序号。首先需要“Add Text”选择菜单Add-Text。在右侧Options面板中确保Active Class和Subclass设置为Package Geometry-Pin_Number。这是Pin Number文本应该所在的层。在目标焊盘中心单击然后输入正确的序号。这样逐一为所有焊盘添加序号。重要提示务必确保文本添加在Package Geometry/Pin_Number层。如果错加到Assembly_Top或Silkscreen_Top层这些文本在PCB中虽然可见但不会被Allegro识别为真正的管脚电气属性导入网表时依然会出错。高级技巧使用Skill脚本或Excel辅助对于引脚数极多的BGA封装手动修改是灾难。可以探索以下方法导出Pin List有些方法或第三方工具可以导出封装的管脚坐标和当前序号。Excel处理在Excel中整理正确的序号映射关系。Skill脚本编写或寻找简单的Skill脚本读取Excel映射表自动在Allegro中执行文本修改命令。这需要一定的Skill语言基础但对于团队或经常建库的工程师投资学习是值得的。4. 修改后的验证与库管理修改完Pin Number绝不意味着工作结束。必须进行严格的验证并妥善管理修改后的库文件否则可能引发更隐蔽的问题。4.1 封装级的DRC检查在封装编辑器里运行设计规则检查点击Tools-Quick Reports。选择Padstack Report和Package Pin Report。Padstack Report检查每个焊盘的命名、尺寸是否一致确保没有误用其他焊盘。Package Pin Report以列表形式查看所有管脚的编号、名称、使用的焊盘。逐一核对这份列表与Datasheet的Pinout表是否完全一致。这是查找遗漏或重复序号的最有效方法。4.2 在PCB项目中验证最可靠的验证是创建一个“测试沙盒”。新建一个简单的测试PCB文件.brd。绘制一个仅包含该芯片的原理图符号Symbol并确保其管脚号与Datasheet一致。将修改后的封装.dra和.psm文件指定给这个原理图符号。导出网表导入到这个测试PCB文件中。放置该元件。如果修改正确它的管脚上应该没有飞线因为没连接其他器件或者你可以手动添加一些网络标签来测试。关键是要确认Display-Show Rats-Component时不会出现匪夷所思的飞线连接。4.3 库文件管理规范这是很多工程师忽略但极其重要的一环。版本与命名修改后的封装建议在名称中加入版本或日期标识例如TSOP28-1.0_RevA或TSOP28_Modified_20231027。避免覆盖公司标准库中的原始文件。更新符号封装映射如果公司使用中心库Central Library务必在CISComponent Information System或相应的库管理工具中更新该元件符号Part与新版封装的关联关系。文档记录在封装库的目录下建立一个简单的文本文件如Readme.txt或Excel表格记录哪些封装被修改过、修改原因、修改日期、参考的Datasheet版本号。这对于团队协作和日后排查问题至关重要。5. 避坑指南与高阶心得踩过无数坑后我总结了一些经验能让你的封装制作和修改之路更顺畅。5.1 预防优于修改封装生成器的正确打开方式优先使用厂商推荐封装很多芯片厂商如TI、ADI、Microchip会直接提供Allegro格式的封装库.dra/.psm。这是最可靠的选择优先级应高于任何封装生成器。仔细阅读Datasheet的封装章节不要只看尺寸图一定要找到Pin Configuration或Top View/Bottom View的管脚序图。确认1脚标识如凹坑、圆点、斜角的位置和管脚编号方向顺时针还是逆时针。在生成器中预览和比对像FPM这样的工具在生成前会有一个预览图。将这个预览图的管脚序号布局截图与Datasheet的管脚序图放在一起对比在生成之前就发现问题。自定义原点Origin封装生成器通常允许你设置原点和1脚位置。根据Datasheet精确设置1脚的坐标可以大幅降低生成后序号错位的概率。5.2 修改过程中的常见陷阱陷阱一修改了错误的文本层。一定要确认你选中修改的文本其Class/Subclass是Package Geometry/Pin_Number。如果误改了Assembly_Top层的文本只是改了丝印电气连接依然是错的。陷阱二文本被锁定Locked。偶尔从某些来源获得的封装其文本可能被锁定。在修改前可以尝试用Edit-Properties命令点击文本查看其属性取消Locked状态。陷阱三焊盘与管脚名混淆。Pin Number是管脚序号1, 2, 3…用于电气连接。还有一个概念是管脚名称Pin Name如VCC,GND,A0等通常在原理图符号上显示。修改封装时一般只动Pin Number不要动Pin Name它通常在焊盘定义Padstack中或由原理图符号决定。5.3 复杂封装的特殊处理多路复用引脚Multifunction Pins有些芯片的同一个物理引脚可能有多个功能名如GPIO1/ADC_IN1。在封装上它只有一个Pin Number如5。这种情况不需要在封装层面处理只需在原理图符号Symbol中将该管脚定义多个别名即可。散热焊盘Thermal Pad或中心焊球对于QFN、BGA等封装中间的大焊盘或某些特定的接地焊球其Pin Number可能被定义为0、GND或一个特定的数字如EP对应29。务必根据Datasheet准确设置因为它通常直接连接地平面网络分配错误会影响散热和电气性能。机械孔Mounting Hole如果封装包含非电气的机械固定孔建议将其Pin Number设置为0或一个不会与电气管脚冲突的大数字如999并在原理图符号中将其定义为机械管脚Mechanical Pin避免导入PCB时产生无用的飞线。封装管脚序号的修正是一个细致入微的“外科手术”。它考验的不是多么高深的软件技巧而是工程师的严谨、耐心和对原始资料Datasheet的敬畏心。每次成功修正一个封装不仅是为当前项目扫清障碍更是为你个人的元件库增添了一份可靠的资产。养成“生成-核对-验证”的良好习惯能让你从源头上减少这类麻烦把更多精力投入到更有创造性的电路设计本身。
