1. 项目概述与核心价值在嵌入式系统开发尤其是基于ARM9这类经典架构的深度定制中中断控制器和外部总线接口是两个绕不开的核心硬件模块。它们一个负责处理内部的“紧急呼叫”一个负责管理外部的“数据通道”共同构成了系统实时响应与高效扩展的基石。我接触过不少基于Freescale现NXPMC9328MXL的项目这款芯片的ARM920T内核搭配其先进中断控制器AITC和外部接口模块EIM在当时的工业控制、网络设备中应用非常广泛。即使放到今天理解这套机制对于掌握嵌入式系统底层、进行裸机开发或深度优化依然极具价值。很多人看芯片手册容易陷入寄存器位域的海洋里感觉每个比特都认识但连起来不知道如何让整个系统跑起来。本文的目的就是帮你把MC9328MXL参考手册中关于中断和EIM的零散信息串联成一个可操作、可理解的整体框架。我们不仅会拆解NIPRIORITY、NIVECSR这些关键寄存器每一位的含义更会解释为什么要这么设计以及如何在代码中配置它们来实现一个真正可用的、支持优先级抢占的中断系统。同时对于EIM模块我们将超越简单的“片选信号拉低”操作深入探讨如何根据外部存储器的时序要求精准配置等待状态、突发模式甚至利用EB信号线模拟严格的写使能时序。这些内容都源于实际调试中的经验有些坑踩过了就不希望你再踩一次。2. ARM920T中断控制器AITC深度解析ARM920T处理器内核本身只提供了两个中断请求输入nIRQ普通中断和nFIQ快速中断。而现代SoC集成了数十个甚至上百个中断源如定时器、UART、DMA、GPIO等。AITC的作用就是充当一个“智能调度中心”管理所有这些中断源进行优先级仲裁并将最高优先级的中断请求提交给ARM内核。2.1 中断处理的核心流程与寄存器全景要理解AITC必须先从数据流的角度看一个中断从产生到被响应的完整路径。这绝不是简单地“使能某个中断”就完事了。中断信号的传递链中断源产生某个外设如UART收到数据将其专用的中断信号线置为有效通常为高电平。这个信号连接到AITC的某个INTIN[x]输入引脚。源状态记录INTSRCH和INTSRCL寄存器中断源寄存器中对应的比特位会被硬件置1表明该中断源有请求。中断类型与使能过滤INTTYPEH/L寄存器决定该中断源是FIQ还是IRQ。INTENABLEH/L寄存器决定该中断源是否被全局使能。只有被使能的中断请求才能继续向下传递。优先级仲裁对于IRQNIPRIORITY1/0寄存器为每个中断源分配一个0-15的软件优先级。AITC会比较所有已使能且处于Pending状态的IRQ的优先级选出最高的。对于FIQ所有FIQ的硬件优先级高于任何IRQ。在FIQ内部则比较中断源编号编号大的优先级高。中断屏蔽NIMASK寄存器可以屏蔽掉优先级低于或等于某个值的所有IRQ。这是实现可重入中断高优先级中断抢占低优先级的关键。状态呈现与向量获取对于IRQAITC将最高优先级IRQ的优先级值写入NIVECSR寄存器的NIPRILVL字段将该中断的源编号0-63写入NIVECTOR字段。对于FIQAITC将最高优先级FIQ的源编号写入FIVECSR寄存器的FIVECTOR字段。向ARM内核提交AITC根据仲裁结果向ARM920T的nIRQ或nFIQ引脚发出请求。处理器响应如果ARM处理器CPSR中的I位或F位被清除中断未全局屏蔽且当前没有更高优先级的异常如复位、数据中止则处理器会响应中断跳转到对应的异常向量地址IRQ: 0x00000018, FIQ: 0x0000001C。注意NIPNDH/L和FIPNDH/L中断挂起寄存器是只读的它们反映了经过使能和屏蔽过滤后最终真正在“排队等待”的中断源状态。它们是步骤3和5的结果视图而非配置寄存器。2.2 关键寄存器详解与实战配置手册给出了寄存器位图但怎么用才是关键。下面我们结合常见场景进行配置。2.2.1 中断优先级寄存器NIPRIORITY1/0配置策略NIPRIORITY1地址0x00223038和NIPRIORITY0地址0x0022303C各控制32个中断源的优先级每个源用4个比特NIPR15-NIPR0表示范围0最低到15最高。为什么需要软件优先级假设系统有按键中断源10和网络数据到达中断源20。从硬件编号看网络中断20优先级高于按键10。但在实际系统中我们可能希望按键响应更及时例如紧急停止按钮。此时我们就可以将按键中断源10的NIPR10设置为15最高而将网络中断源20的NIPR20设置为10。这样即使网络中断的硬件编号高在IRQ仲裁时按键中断也会因其更高的软件优先级而胜出。配置示例设置UART0中断假设为源12为高优先级定时器1中断假设为源8为低优先级。// 定义寄存器地址 #define NIPRIORITY1 (*(volatile unsigned int *)0x00223038) #define NIPRIORITY0 (*(volatile unsigned int *)0x0022303C) void Interrupt_Priority_Init(void) { unsigned int temp; // 1. 配置NIPRIORITY1管理中断源32-63假设UART0是源44属于NIPRIORITY1 // 我们需要操作NIPR12字段对应源44-47。假设UART0是源44即NIPR12字段。 // 每个NIPRx占4位源44是NIPR12字段的最高4位bits[31:28]。 // 设置UART0源44优先级为140xE。 temp NIPRIORITY1; temp ~(0xF 28); // 清零bits[31:28] temp | (0xE 28); // 设置为0xE (14) NIPRIORITY1 temp; // 2. 配置NIPRIORITY0管理中断源0-31假设定时器1是源8 // 定时器1是源8对应NIPR2字段bits[11:8]。 // 设置定时器1源8优先级为20x2。 temp NIPRIORITY0; temp ~(0xF 8); // 清零bits[11:8] temp | (0x2 8); // 设置为0x2 (2) NIPRIORITY0 temp; }实操心得在修改优先级寄存器时务必使用“读-修改-写”操作避免影响其他无关中断源的配置。在系统初始化阶段尽早完成优先级设置确保中断行为可预测。2.2.2 中断向量与状态寄存器NIVECSR/FIVECSR的使用这两个是只读寄存器是中断服务程序ISR的“导航仪”。NIVECSR当发生IRQ时其NIVECTOR字段告诉你当前最高优先级的挂起IRQ是哪个中断源0-63。NIPRILVL字段告诉你这个中断的优先级是多少0-15。FIVECSR当发生FIQ时其FIVECTOR字段告诉你当前是哪个FIQ源。在IRQ服务程序中的典型用法void __irq IRQ_Handler(void) { unsigned int vector, priority; // 1. 读取当前触发中断的源编号和优先级 vector (NIVECSR 16) 0xFFFF; // 提取NIVECTOR priority NIVECSR 0xFFFF; // 提取NIPRILVL // 2. 根据vector跳转到具体的中断处理函数 switch (vector) { case 44: // UART0中断 UART0_ISR(); break; case 8: // 定时器1中断 Timer1_ISR(); break; // ... 其他中断源 default: // 未知中断可能是错误或软件强制中断 break; } // 3. 清除外设中断标志非常重要通常在具体ISR中完成 // 例如UART0-STAT | (1 3); // 清除接收中断标志 }重要提示NIVECSR和FIVECSR的复位值是0xFFFF这意味着在没有任何IRQ发生时读取到的向量值是64NIVECTOR为0xFFFF时大于63优先级值是16。你的ISR分发逻辑必须能处理这个“无中断”情况否则可能跑飞。2.2.3 中断强制寄存器INTFRCH/L的妙用INTFRCH和INTFRCL允许软件模拟任何一个中断源产生中断。这绝不是为了“好玩”它在开发和调试中极其有用。应用场景1软件自调度中断在某些没有硬件定时器或需要复杂调度逻辑的场合可以预留一个中断源例如找一个不用的外部中断引脚对应的源用于软件触发。主程序或某个任务在需要时通过写INTFRC寄存器强制产生一个中断从而触发对应的ISR执行。这相当于实现了一个“软件中断”机制。应用场景2中断服务程序调试与测试在编写一个复杂的中断处理程序时你不可能总是依赖硬件事件如每秒一次的定时器来触发测试。你可以在调试器中或通过一段测试代码手动置位INTFRC的相应位来模拟中断发生从而单步调试你的ISR检查现场保存、寄存器操作、标志清除等是否正确。操作示例强制触发源12假设的中断// 假设源12在INTFRCL寄存器中因为1232 #define INTFRCL (*(volatile unsigned int *)0x00223054) void Force_Interrupt_12(void) { INTFRCL | (1 12); // 将第12位置1强制产生中断 // 注意强制产生的中断其行为与硬件中断完全一致也会参与优先级仲裁。 // 使用后通常需要手动清除该强制位除非你想让它持续产生中断。 // INTFRCL ~(1 12); // 清除强制位 }2.3 实现可重入中断优先级抢占这是AITC一个高级但非常重要的特性。它允许一个高优先级的IRQ打断一个正在执行的低优先级IRQ服务程序。手册10.5.6节给出了步骤但那是汇编层面且比较简略。下面我用更贴近C语言和实际操作的思路来解释。核心思想在进入低优先级IRQ的ISR后立即提升当前中断屏蔽级别NIMASK使得只有优先级高于当前中断的中断才能打断自己。处理完后再恢复原来的屏蔽级别。步骤详解结合手册和C语言环境保存上下文编译器或汇编启动代码通常会自动将LR_irq和SPSR_irq压栈。这是进入任何IRQ模式后的标准操作。保存旧NIMASK将当前的NIMASK寄存器值压入IRQ栈。读取当前中断优先级从NIVECSR的NIPRILVL字段获取当前正在服务的中断的优先级假设为curr_prio。提升中断屏蔽向NIMASK寄存器写入curr_prio。这意味着所有优先级小于或等于curr_prio的IRQ都将被屏蔽而优先级更高的IRQ则可以被响应从而实现抢占。切换到系统模式并开启IRQ这是一个关键且容易出错的步骤。你需要使用MSR/MRS指令序列清除CPSR的I位允许IRQ。同时将处理器模式从IRQ模式切换到System模式或User模式。为什么因为IRQ模式有自己的专用栈SP_irq和寄存器如r13_irq, r14_irq。如果我们在IRQ模式下允许更高优先级中断当它发生时会覆盖当前的IRQ链接寄存器LR_irq和状态寄存器SPSR_irq导致低优先级中断无法正确返回。切换到System/User模式则使用独立的栈避免了冲突。执行实际的中断服务例程现在可以在System模式下安全地执行你的C语言ISR函数了。在此期间更高优先级的IRQ可以抢占它。恢复现场禁用IRQ设置CPSR的I位切换回IRQ模式。从栈中弹出之前保存的旧NIMASK值并写回NIMASK寄存器。弹出SPSR_irq和LR_irq。执行SUBS PC, LR, #4返回通常由编译器生成的汇编尾声完成。在C语言中的实现考量 完整的可重入中断支持通常需要汇编语言编写的中断入口和出口包装器。你的C编译器如ARM GCC或ARMCC可能提供了__irq等关键字来自动处理部分步骤如步骤1和7的部分但对于NIMASK的操作和模式切换往往需要手动内嵌汇编或编写单独的汇编文件。在启动RTOS如µC/OS-II, FreeRTOS时其移植层代码通常会实现这套机制。3. 外部接口模块EIM配置与实战EIM是MC9328MXL连接外部世界的桥梁它管理着地址总线A[24:0]、数据总线D[31:0]、6个片选信号CS0-CS5以及读写控制等信号。配置EIM的本质就是告诉芯片“当你访问某个地址范围时请用什么样的时序和方式去操作外部设备”。3.1 EIM核心功能与设计思路总线宽度配置DSZ这是最基础的配置。你的外部设备是8位、16位还是32位的EIM通过每个片选的配置寄存器CSCRx中的DSZ位来设置。例如连接一个16位的SRAM就需要将对应片选的DSZ设置为16位。关键点当处理器发起一个32位访问如加载一个字到16位设备时EIM会自动将其拆分成两个16位的总线周期并自动管理地址递增A[1]会变化和字节使能信号EB[3:0]。等待状态插入WSC外部存储器的速度通常慢于处理器。WSC字段用于在读写周期中插入额外的时钟周期等待状态以满足存储器的访问时间要求。计算等待状态数需要根据处理器时钟频率HCLK和存储器的tACC地址有效到数据有效时间等参数来估算。例如如果HCLK50MHz周期20ns存储器tACC70ns那么至少需要插入 (70ns / 20ns) - 1 2.5向上取整为3个等待状态。可编程输出功能CS1-CS5在不作为片选使用时可以通过清除CSEN位并将其配置为GPIO输出。这在引脚资源紧张时非常有用。但注意CS0没有此功能禁用后就是高阻态。突发模式Burst Mode这是提升连续数据读取性能的关键特性主要用于连接支持同步突发读的Flash如某些Nor Flash。在突发模式下对于顺序地址的读取除了第一个地址需要完整的建立、访问时间外后续地址的数据可以在每个BCLK突发时钟周期就绪大大提高了吞吐量。EIM通过BCLK、LBA装载突发地址和ECB结束当前突发信号与突发Flash协同工作。3.2 关键寄存器配置详解以连接一个16位异步SRAM为例假设我们要将一片16位宽、容量为128Kx16256KB的SRAM连接到CS2映射到地址0x0800_0000 - 0x0803_FFFF。SRAM的读访问时间tRC55ns写访问时间tWC55ns。系统HCLK66.67MHz周期15ns。步骤1确定基地址与地址掩码CS2的基地址由CSMR2Chip Select Mask Register决定。我们需要将SRAM映射到0x0800_0000并覆盖256KB空间。256KB 0x40000字节。地址掩码Address Mask用于决定哪些地址位参与片选译码。对于256KB空间需要屏蔽掉低18位地址A[17:0]因为2^18 256K。CSMR2的MASK字段就是设置这个的。通常基地址的低位与掩码对应的位应为0。配置CSMR2 0x08000000 0xFFF00000基地址|((~0x3FFFF) 0xFFF00000)掩码只关心高12位A[31:20]。更简单的算法是MASK ~(SIZE - 1)。CSMR2的具体位域需查手册。步骤2配置片选控制寄存器CSCR2这是核心配置决定了访问时序。DSZ数据端口大小设置为10表示16位端口。WSC等待状态控制计算等待周期数。tRC55nsHCLK周期15ns。所需周期数 ceil(55/15) 4个周期。EIM的一个基本访问周期包含1个默认周期所以需要插入的等待状态数 4 - 1 3。因此WSC设置为3。PS端口大小这个位影响地址线A[0]的行为。对于16位设备数据线通常连接D[15:0]。当访问半字16位时ARM地址的A[0]用于选择高/低半字。但有些16位设备希望A[1]作为最低位地址线因为每次访问16位地址递增2。需要根据你的SRAM数据手册确定。假设SRAM使用A[1]作为LSB则设置PS1端口大小为半字。BEM字节使能模式决定EB[3:0]在读写时的行为。对于SRAM我们通常只在写操作时使用EB作为写使能WE读操作时使用OE输出使能。可以设置BEM1使EB仅在写周期有效。WWS写等待状态可以与读等待状态不同。这里也设置为3。其他位如SP同步突发模式使能对于异步SRAM应禁用0。CSEN必须置1以使能片选。配置代码示例#define EIM_BASE 0x00220000 // 假设EIM寄存器基址 #define CSMR2 (*(volatile unsigned int *)(EIM_BASE 0x08)) // 需查确切偏移 #define CSCR2 (*(volatile unsigned int *)(EIM_BASE 0x28)) // 需查确切偏移 void EIM_SRAM_Init(void) { // 1. 配置CSMR2基地址0x08000000掩码0xFFF000004GB对齐实际由硬件决定掩码位宽 // 假设MASK字段在[31:20]基地址也在[31:20] CSMR2 (0x080 0xFFF) 20; // 基地址高12位为0x080 // 2. 配置CSCR2 unsigned int cscr2_val 0; cscr2_val | (1 15); // CSEN 1使能片选 cscr2_val | (0x2 12); // DSZ 2 (10b)16位端口 cscr2_val | (0x3 8); // WSC 3读等待状态 cscr2_val | (0x3 4); // WWS 3写等待状态假设与读相同 cscr2_val | (1 3); // PS 1半字端口大小A[1]作为LSB cscr2_val | (1 2); // BEM 1字节使能仅在写时有效 // ... 设置其他位如SP, BCD等为0 CSCR2 cscr2_val; }3.3 突发模式配置与调试要点突发模式能显著提升从Flash中读取代码或数据的效率。配置涉及EIM控制寄存器EIMCR和对应片选的CSCRx寄存器。关键配置位EIMCR.BCM全局突发时钟模式使能。CSCRx.SP对该片选使能同步突发模式。CSCRx.BCD突发时钟分频器。如果外部突发Flash最大频率低于HCLK则需要分频。CSCRx.PME页模式仿真。当置位时在突发传输中地址线会保持变化模拟页模式RAM的行为清零时只有第一次访问输出地址LBA有效后续地址在芯片内部递增。CSCRx.BCS突发芯片选择。控制CS信号在突发序列中的行为。典型连接与配置流程硬件连接将突发Flash的CE#连接到CS0OE#连接到EIM的OEWE#连接到EB0或EB1ADV#连接到LBACLK连接到BCLKRY/BY#或类似就绪信号连接到ECB如果需要提前终止突发。初始化配置根据Flash数据手册确定其支持的最大突发时钟频率。如果低于HCLK设置BCD分频。设置SP1使能同步模式。根据Flash特性决定是否设置PME。大多数突发Flash希望PME0由内部地址计数器管理突发序列。配置合适的读等待状态WSC这通常针对突发序列的第一个访问长延迟。使能全局BCM。调试技巧最初可以先禁用突发模式SP0以异步模式访问Flash确保基本的读写功能正常。启用突发模式后使用逻辑分析仪或示波器抓取BCLK、LBA、地址线和数据线的波形。检查第一个访问周期LBA有效的时序是否符合Flash要求后续的BCLK周期数据是否稳定建立。常见问题突发读取的数据错位。这通常是因为字节序Endianness或数据总线连接错误。ARM920T可以工作在大端或小端模式需要与Flash的数据组织方式匹配。检查D[31:0]与Flash的DQ[31:0]连接顺序。3.4 利用EB信号模拟精确的写使能时序手册中提到EIM本身的WE信号对应R/W信号的反相实际上EIM可能不直接提供WE时序不可精细控制。但许多存储器如某些SRAM、FPGA配置接口对WE的脉冲宽度有严格要求。此时可以利用EB[3:0]信号通过配置WEA和WEN位来生成符合要求的写使能信号。原理将一个未用于字节使能的EB引脚例如如果你的设备是16位只用了EB2和EB3那么EB0或EB1就可以复用配置为写使能。通过WEA写使能扩展和WEN写使能负脉冲控制其相对于CS和地址建立的时序。配置示例将EB1配置为连接到16位SRAM的WE#信号要求WE#脉冲宽度为2个HCLK周期。在CSCR中设置BEM1EB仅在写时有效。设置WEA1延长写使能有效时间。设置WEN为合适的值以控制负脉冲的宽度。具体值需要参考手册时序图计算通常WEN与WSC共同决定。确保在硬件上将EB1引脚连接到存储器的WE#输入。注意事项使用EB作为WE时务必确保该EB引脚对应的数据字节段例如EB1对应D[23:16]在写操作时确实包含有效数据或者存储器忽略未使用的数据线。否则可能写入错误数据。4. 中断与EIM协同工作一个完整的系统初始化案例让我们整合中断和EIM为一个假设的系统进行初始化。该系统包含一个16位SRAM连接CS2用于存放数据。一个UART假设其内存映射寄存器在CS3空间产生接收中断源44。一个系统定时器SysTick产生周期中断源8。初始化代码框架void System_Init(void) { // 1. 初始化时钟系统PLL、HCLK等此处省略 // ... // 2. 初始化EIM - 配置SRAM (CS2) EIM_SRAM_Init(); // 函数定义见3.2节 // 3. 初始化EIM - 配置UART所在片选(CS3)假设UART是8位设备映射到0x0C000000 // 配置CS3为8位端口合适的等待状态。 // CSMR3 0x0C000000 ... ; CSCR3 ... (DSZ1, 8-bit) // 4. 初始化外设UART、定时器设置工作模式但先不使能中断 UART_Init(); SysTick_Init(); // 5. 配置中断控制器(AITC) // 5.1 设置中断优先级 Interrupt_Priority_Init(); // 函数定义见2.2.1节设置UART高优先级定时器低优先级 // 5.2 设置中断类型UART为IRQ定时器为IRQ假设 // INTTYPEH/L寄存器将对应源的位置00IRQ, 1FIQ INT_TYPE_REG ~((1(44-32)) | (18)); // 假设源44在INTTYPEH源8在INTTYPEL // 5.3 使能中断源 // 方法一直接写INTENABLE寄存器 INT_ENABLE_REG | (1(44-32)) | (18); // 使能源44和8 // 方法二使用INTENNUM原子操作推荐避免竞态条件 // INTENNUM 44; INTENNUM 8; // 5.4 初始化NIMASK默认允许所有优先级中断 NIMASK 0; // 0表示不屏蔽任何优先级 // 6. 在CPSR中全局使能IRQ和FIQ如果需要 __asm volatile (MSR CPSR_c, #0x5F); // 进入System模式并清除I位和F位0x5F // 或者使用编译器内置函数__enable_irq(); // 7. 最后使能外设的中断产生功能 UART_Enable_RX_Interrupt(); SysTick_Enable_Interrupt(); }中断服务程序框架// 假设的向量表跳转最终会调用IRQ_Handler void __irq IRQ_Handler(void) { unsigned int vector (NIVECSR 16) 0xFFFF; unsigned int priority NIVECSR 0xFFFF; if (vector 64) { // 无有效中断可能是错误或强制中断处理错误 return; } switch (vector) { case 44: // UART中断 // 可以在这里读取NIPRILVL实现可重入中断逻辑 // unsigned int old_mask NIMASK; // NIMASK priority; // 屏蔽同级及更低优先级中断 // __asm(MSR CPSR_c, #0x1F); // 切换到系统模式开中断需仔细设计 UART_Handle_Interrupt(); // 恢复NIMASK等操作 break; case 8: // 系统定时器中断 SysTick_Handle_Interrupt(); break; default: // 未知中断处理 break; } // 具体的外设ISR需要清除该外设的中断挂起位 }5. 常见问题排查与调试经验实录在调试中断和EIM时以下是我踩过的一些坑和总结的技巧5.1 中断相关问题问题1中断根本进不去。检查清单CPSR的I/F位确认在启动代码或主函数中清除了CPSR的I位对于IRQ或F位对于FIQ。使用调试器查看CPSR值。外设中断使能外设模块本身有中断使能位如UART控制寄存器中的接收中断使能位你使能了吗AITC使能INTENABLEH/L寄存器对应位是否置1中断类型INTTYPEH/L寄存器是否正确设置IRQ/FIQ中断标志外设的中断标志是否被置起有些外设需要先清除某个状态位才能产生中断。向量表确保异常向量表通常位于0x00000000正确设置并且IRQ的向量地址0x00000018处存放的是正确的跳转指令如LDR PC, [PC, #-0xFF0]或直接跳转到IRQ_Handler。栈指针IRQ模式有自己的栈指针SP_irq在初始化阶段是否正确设置了栈空间是否足够问题2中断能进去但只进一次或者无法嵌套/抢占。检查清单中断标志清除这是最常见的原因你的ISR必须在返回前清除触发该中断的外设中断标志。如果不清除中断状态会一直保持可能导致中断重复进入一次后就被屏蔽或者影响其他中断。可重入中断配置如果希望高优先级中断抢占低优先级必须按照2.3节的步骤正确配置特别是NIMASK的更新和处理器模式的切换。一个简单的测试方法是在低优先级ISR中执行一个长延时循环看高优先级中断是否能打断它。中断优先级设置确认NIPRIORITY寄存器设置正确并且你理解硬件编号优先级和软件优先级的区别。问题3读取NIVECSR总是得到0xFFFF。原因这说明当前没有有效的、已使能且未被屏蔽的IRQ挂起。检查INTSRCH/L中断源寄存器看看硬件中断信号是否真的进来了。检查NIPNDH/L中断挂起寄存器看看中断请求是否通过了使能过滤。这有助于定位问题是出在外设、AITC使能还是优先级屏蔽环节。5.2 EIM相关问题问题1读写外部存储器数据错误。检查清单电气连接首先用万用表或示波器检查地址线、数据线、片选、读写控制线的连接是否牢固有无短路/断路。时序配置等待状态WSC/WWS不足是首要怀疑对象。用示波器测量CS#下降沿到数据有效的时间是否满足存储器的tACC要求。如果不满足增加WSC。总线宽度DSZ配置是否正确32位CPU访问8位设备需要4个周期你的程序是否处理了这种转换数据是否在正确的字节通道上字节序Endianness处理器是大端还是小端模式存储器是大端还是小端组织数据线连接是D0-D7接数据线低8位还是D24-D31这会导致字节顺序错乱。地址对齐EIM不支持非对齐访问。确保你的访问地址是数据大小对齐的8位任意16位地址bit0032位地址bit[1:0]0。问题2使用突发模式读取Flash系统不稳定或数据错误。检查清单时钟频率BCLK的频率经过BCD分频后是否超过Flash支持的最大突发时钟频率第一个访问周期时序突发模式的第一个访问LBA有效是异步时序其延迟由WSC控制。确保这个时序满足Flash的参数tACC。ECB信号如果Flash通过ECB提前终止突发你是否正确处理了这种情况EIM在收到ECB后会终止当前突发下一个访问会重新开始一个长周期。PME设置根据Flash数据手册正确设置PME位。错误的设置可能导致地址线行为不符合Flash预期。信号完整性高频的BCLK信号可能受到板级布线影响产生振铃或反射。检查BCLK信号质量。问题3将CS引脚配置为GPIO输出后无法控制电平。检查清单CSEN位必须清除0才能将CS引脚用于GPIO输出。GPIO复用配置CS引脚是与其他功能复用的通常是GPIO Port A。你需要通过GIUS_AGPIO In Use Register和GPR_AGeneral Purpose Register将其配置为GPIO功能。参考手册表11-3。数据方向配置为GPIO后还需要通过Port A的数据方向寄存器DDIR_A将其设置为输出。输出数据寄存器最后通过Port A的数据寄存器DR_A来控制输出电平。调试EIM问题时逻辑分析仪是你的最佳伙伴。捕获完整的读写周期波形将其与存储器数据手册中的时序图以及EIM配置的预期时序进行对比可以快速定位是建立时间、保持时间、脉冲宽度还是其他参数不匹配的问题。
ARM9中断与EIM实战：MC9328MXL AITC配置与外部总线接口设计
1. 项目概述与核心价值在嵌入式系统开发尤其是基于ARM9这类经典架构的深度定制中中断控制器和外部总线接口是两个绕不开的核心硬件模块。它们一个负责处理内部的“紧急呼叫”一个负责管理外部的“数据通道”共同构成了系统实时响应与高效扩展的基石。我接触过不少基于Freescale现NXPMC9328MXL的项目这款芯片的ARM920T内核搭配其先进中断控制器AITC和外部接口模块EIM在当时的工业控制、网络设备中应用非常广泛。即使放到今天理解这套机制对于掌握嵌入式系统底层、进行裸机开发或深度优化依然极具价值。很多人看芯片手册容易陷入寄存器位域的海洋里感觉每个比特都认识但连起来不知道如何让整个系统跑起来。本文的目的就是帮你把MC9328MXL参考手册中关于中断和EIM的零散信息串联成一个可操作、可理解的整体框架。我们不仅会拆解NIPRIORITY、NIVECSR这些关键寄存器每一位的含义更会解释为什么要这么设计以及如何在代码中配置它们来实现一个真正可用的、支持优先级抢占的中断系统。同时对于EIM模块我们将超越简单的“片选信号拉低”操作深入探讨如何根据外部存储器的时序要求精准配置等待状态、突发模式甚至利用EB信号线模拟严格的写使能时序。这些内容都源于实际调试中的经验有些坑踩过了就不希望你再踩一次。2. ARM920T中断控制器AITC深度解析ARM920T处理器内核本身只提供了两个中断请求输入nIRQ普通中断和nFIQ快速中断。而现代SoC集成了数十个甚至上百个中断源如定时器、UART、DMA、GPIO等。AITC的作用就是充当一个“智能调度中心”管理所有这些中断源进行优先级仲裁并将最高优先级的中断请求提交给ARM内核。2.1 中断处理的核心流程与寄存器全景要理解AITC必须先从数据流的角度看一个中断从产生到被响应的完整路径。这绝不是简单地“使能某个中断”就完事了。中断信号的传递链中断源产生某个外设如UART收到数据将其专用的中断信号线置为有效通常为高电平。这个信号连接到AITC的某个INTIN[x]输入引脚。源状态记录INTSRCH和INTSRCL寄存器中断源寄存器中对应的比特位会被硬件置1表明该中断源有请求。中断类型与使能过滤INTTYPEH/L寄存器决定该中断源是FIQ还是IRQ。INTENABLEH/L寄存器决定该中断源是否被全局使能。只有被使能的中断请求才能继续向下传递。优先级仲裁对于IRQNIPRIORITY1/0寄存器为每个中断源分配一个0-15的软件优先级。AITC会比较所有已使能且处于Pending状态的IRQ的优先级选出最高的。对于FIQ所有FIQ的硬件优先级高于任何IRQ。在FIQ内部则比较中断源编号编号大的优先级高。中断屏蔽NIMASK寄存器可以屏蔽掉优先级低于或等于某个值的所有IRQ。这是实现可重入中断高优先级中断抢占低优先级的关键。状态呈现与向量获取对于IRQAITC将最高优先级IRQ的优先级值写入NIVECSR寄存器的NIPRILVL字段将该中断的源编号0-63写入NIVECTOR字段。对于FIQAITC将最高优先级FIQ的源编号写入FIVECSR寄存器的FIVECTOR字段。向ARM内核提交AITC根据仲裁结果向ARM920T的nIRQ或nFIQ引脚发出请求。处理器响应如果ARM处理器CPSR中的I位或F位被清除中断未全局屏蔽且当前没有更高优先级的异常如复位、数据中止则处理器会响应中断跳转到对应的异常向量地址IRQ: 0x00000018, FIQ: 0x0000001C。注意NIPNDH/L和FIPNDH/L中断挂起寄存器是只读的它们反映了经过使能和屏蔽过滤后最终真正在“排队等待”的中断源状态。它们是步骤3和5的结果视图而非配置寄存器。2.2 关键寄存器详解与实战配置手册给出了寄存器位图但怎么用才是关键。下面我们结合常见场景进行配置。2.2.1 中断优先级寄存器NIPRIORITY1/0配置策略NIPRIORITY1地址0x00223038和NIPRIORITY0地址0x0022303C各控制32个中断源的优先级每个源用4个比特NIPR15-NIPR0表示范围0最低到15最高。为什么需要软件优先级假设系统有按键中断源10和网络数据到达中断源20。从硬件编号看网络中断20优先级高于按键10。但在实际系统中我们可能希望按键响应更及时例如紧急停止按钮。此时我们就可以将按键中断源10的NIPR10设置为15最高而将网络中断源20的NIPR20设置为10。这样即使网络中断的硬件编号高在IRQ仲裁时按键中断也会因其更高的软件优先级而胜出。配置示例设置UART0中断假设为源12为高优先级定时器1中断假设为源8为低优先级。// 定义寄存器地址 #define NIPRIORITY1 (*(volatile unsigned int *)0x00223038) #define NIPRIORITY0 (*(volatile unsigned int *)0x0022303C) void Interrupt_Priority_Init(void) { unsigned int temp; // 1. 配置NIPRIORITY1管理中断源32-63假设UART0是源44属于NIPRIORITY1 // 我们需要操作NIPR12字段对应源44-47。假设UART0是源44即NIPR12字段。 // 每个NIPRx占4位源44是NIPR12字段的最高4位bits[31:28]。 // 设置UART0源44优先级为140xE。 temp NIPRIORITY1; temp ~(0xF 28); // 清零bits[31:28] temp | (0xE 28); // 设置为0xE (14) NIPRIORITY1 temp; // 2. 配置NIPRIORITY0管理中断源0-31假设定时器1是源8 // 定时器1是源8对应NIPR2字段bits[11:8]。 // 设置定时器1源8优先级为20x2。 temp NIPRIORITY0; temp ~(0xF 8); // 清零bits[11:8] temp | (0x2 8); // 设置为0x2 (2) NIPRIORITY0 temp; }实操心得在修改优先级寄存器时务必使用“读-修改-写”操作避免影响其他无关中断源的配置。在系统初始化阶段尽早完成优先级设置确保中断行为可预测。2.2.2 中断向量与状态寄存器NIVECSR/FIVECSR的使用这两个是只读寄存器是中断服务程序ISR的“导航仪”。NIVECSR当发生IRQ时其NIVECTOR字段告诉你当前最高优先级的挂起IRQ是哪个中断源0-63。NIPRILVL字段告诉你这个中断的优先级是多少0-15。FIVECSR当发生FIQ时其FIVECTOR字段告诉你当前是哪个FIQ源。在IRQ服务程序中的典型用法void __irq IRQ_Handler(void) { unsigned int vector, priority; // 1. 读取当前触发中断的源编号和优先级 vector (NIVECSR 16) 0xFFFF; // 提取NIVECTOR priority NIVECSR 0xFFFF; // 提取NIPRILVL // 2. 根据vector跳转到具体的中断处理函数 switch (vector) { case 44: // UART0中断 UART0_ISR(); break; case 8: // 定时器1中断 Timer1_ISR(); break; // ... 其他中断源 default: // 未知中断可能是错误或软件强制中断 break; } // 3. 清除外设中断标志非常重要通常在具体ISR中完成 // 例如UART0-STAT | (1 3); // 清除接收中断标志 }重要提示NIVECSR和FIVECSR的复位值是0xFFFF这意味着在没有任何IRQ发生时读取到的向量值是64NIVECTOR为0xFFFF时大于63优先级值是16。你的ISR分发逻辑必须能处理这个“无中断”情况否则可能跑飞。2.2.3 中断强制寄存器INTFRCH/L的妙用INTFRCH和INTFRCL允许软件模拟任何一个中断源产生中断。这绝不是为了“好玩”它在开发和调试中极其有用。应用场景1软件自调度中断在某些没有硬件定时器或需要复杂调度逻辑的场合可以预留一个中断源例如找一个不用的外部中断引脚对应的源用于软件触发。主程序或某个任务在需要时通过写INTFRC寄存器强制产生一个中断从而触发对应的ISR执行。这相当于实现了一个“软件中断”机制。应用场景2中断服务程序调试与测试在编写一个复杂的中断处理程序时你不可能总是依赖硬件事件如每秒一次的定时器来触发测试。你可以在调试器中或通过一段测试代码手动置位INTFRC的相应位来模拟中断发生从而单步调试你的ISR检查现场保存、寄存器操作、标志清除等是否正确。操作示例强制触发源12假设的中断// 假设源12在INTFRCL寄存器中因为1232 #define INTFRCL (*(volatile unsigned int *)0x00223054) void Force_Interrupt_12(void) { INTFRCL | (1 12); // 将第12位置1强制产生中断 // 注意强制产生的中断其行为与硬件中断完全一致也会参与优先级仲裁。 // 使用后通常需要手动清除该强制位除非你想让它持续产生中断。 // INTFRCL ~(1 12); // 清除强制位 }2.3 实现可重入中断优先级抢占这是AITC一个高级但非常重要的特性。它允许一个高优先级的IRQ打断一个正在执行的低优先级IRQ服务程序。手册10.5.6节给出了步骤但那是汇编层面且比较简略。下面我用更贴近C语言和实际操作的思路来解释。核心思想在进入低优先级IRQ的ISR后立即提升当前中断屏蔽级别NIMASK使得只有优先级高于当前中断的中断才能打断自己。处理完后再恢复原来的屏蔽级别。步骤详解结合手册和C语言环境保存上下文编译器或汇编启动代码通常会自动将LR_irq和SPSR_irq压栈。这是进入任何IRQ模式后的标准操作。保存旧NIMASK将当前的NIMASK寄存器值压入IRQ栈。读取当前中断优先级从NIVECSR的NIPRILVL字段获取当前正在服务的中断的优先级假设为curr_prio。提升中断屏蔽向NIMASK寄存器写入curr_prio。这意味着所有优先级小于或等于curr_prio的IRQ都将被屏蔽而优先级更高的IRQ则可以被响应从而实现抢占。切换到系统模式并开启IRQ这是一个关键且容易出错的步骤。你需要使用MSR/MRS指令序列清除CPSR的I位允许IRQ。同时将处理器模式从IRQ模式切换到System模式或User模式。为什么因为IRQ模式有自己的专用栈SP_irq和寄存器如r13_irq, r14_irq。如果我们在IRQ模式下允许更高优先级中断当它发生时会覆盖当前的IRQ链接寄存器LR_irq和状态寄存器SPSR_irq导致低优先级中断无法正确返回。切换到System/User模式则使用独立的栈避免了冲突。执行实际的中断服务例程现在可以在System模式下安全地执行你的C语言ISR函数了。在此期间更高优先级的IRQ可以抢占它。恢复现场禁用IRQ设置CPSR的I位切换回IRQ模式。从栈中弹出之前保存的旧NIMASK值并写回NIMASK寄存器。弹出SPSR_irq和LR_irq。执行SUBS PC, LR, #4返回通常由编译器生成的汇编尾声完成。在C语言中的实现考量 完整的可重入中断支持通常需要汇编语言编写的中断入口和出口包装器。你的C编译器如ARM GCC或ARMCC可能提供了__irq等关键字来自动处理部分步骤如步骤1和7的部分但对于NIMASK的操作和模式切换往往需要手动内嵌汇编或编写单独的汇编文件。在启动RTOS如µC/OS-II, FreeRTOS时其移植层代码通常会实现这套机制。3. 外部接口模块EIM配置与实战EIM是MC9328MXL连接外部世界的桥梁它管理着地址总线A[24:0]、数据总线D[31:0]、6个片选信号CS0-CS5以及读写控制等信号。配置EIM的本质就是告诉芯片“当你访问某个地址范围时请用什么样的时序和方式去操作外部设备”。3.1 EIM核心功能与设计思路总线宽度配置DSZ这是最基础的配置。你的外部设备是8位、16位还是32位的EIM通过每个片选的配置寄存器CSCRx中的DSZ位来设置。例如连接一个16位的SRAM就需要将对应片选的DSZ设置为16位。关键点当处理器发起一个32位访问如加载一个字到16位设备时EIM会自动将其拆分成两个16位的总线周期并自动管理地址递增A[1]会变化和字节使能信号EB[3:0]。等待状态插入WSC外部存储器的速度通常慢于处理器。WSC字段用于在读写周期中插入额外的时钟周期等待状态以满足存储器的访问时间要求。计算等待状态数需要根据处理器时钟频率HCLK和存储器的tACC地址有效到数据有效时间等参数来估算。例如如果HCLK50MHz周期20ns存储器tACC70ns那么至少需要插入 (70ns / 20ns) - 1 2.5向上取整为3个等待状态。可编程输出功能CS1-CS5在不作为片选使用时可以通过清除CSEN位并将其配置为GPIO输出。这在引脚资源紧张时非常有用。但注意CS0没有此功能禁用后就是高阻态。突发模式Burst Mode这是提升连续数据读取性能的关键特性主要用于连接支持同步突发读的Flash如某些Nor Flash。在突发模式下对于顺序地址的读取除了第一个地址需要完整的建立、访问时间外后续地址的数据可以在每个BCLK突发时钟周期就绪大大提高了吞吐量。EIM通过BCLK、LBA装载突发地址和ECB结束当前突发信号与突发Flash协同工作。3.2 关键寄存器配置详解以连接一个16位异步SRAM为例假设我们要将一片16位宽、容量为128Kx16256KB的SRAM连接到CS2映射到地址0x0800_0000 - 0x0803_FFFF。SRAM的读访问时间tRC55ns写访问时间tWC55ns。系统HCLK66.67MHz周期15ns。步骤1确定基地址与地址掩码CS2的基地址由CSMR2Chip Select Mask Register决定。我们需要将SRAM映射到0x0800_0000并覆盖256KB空间。256KB 0x40000字节。地址掩码Address Mask用于决定哪些地址位参与片选译码。对于256KB空间需要屏蔽掉低18位地址A[17:0]因为2^18 256K。CSMR2的MASK字段就是设置这个的。通常基地址的低位与掩码对应的位应为0。配置CSMR2 0x08000000 0xFFF00000基地址|((~0x3FFFF) 0xFFF00000)掩码只关心高12位A[31:20]。更简单的算法是MASK ~(SIZE - 1)。CSMR2的具体位域需查手册。步骤2配置片选控制寄存器CSCR2这是核心配置决定了访问时序。DSZ数据端口大小设置为10表示16位端口。WSC等待状态控制计算等待周期数。tRC55nsHCLK周期15ns。所需周期数 ceil(55/15) 4个周期。EIM的一个基本访问周期包含1个默认周期所以需要插入的等待状态数 4 - 1 3。因此WSC设置为3。PS端口大小这个位影响地址线A[0]的行为。对于16位设备数据线通常连接D[15:0]。当访问半字16位时ARM地址的A[0]用于选择高/低半字。但有些16位设备希望A[1]作为最低位地址线因为每次访问16位地址递增2。需要根据你的SRAM数据手册确定。假设SRAM使用A[1]作为LSB则设置PS1端口大小为半字。BEM字节使能模式决定EB[3:0]在读写时的行为。对于SRAM我们通常只在写操作时使用EB作为写使能WE读操作时使用OE输出使能。可以设置BEM1使EB仅在写周期有效。WWS写等待状态可以与读等待状态不同。这里也设置为3。其他位如SP同步突发模式使能对于异步SRAM应禁用0。CSEN必须置1以使能片选。配置代码示例#define EIM_BASE 0x00220000 // 假设EIM寄存器基址 #define CSMR2 (*(volatile unsigned int *)(EIM_BASE 0x08)) // 需查确切偏移 #define CSCR2 (*(volatile unsigned int *)(EIM_BASE 0x28)) // 需查确切偏移 void EIM_SRAM_Init(void) { // 1. 配置CSMR2基地址0x08000000掩码0xFFF000004GB对齐实际由硬件决定掩码位宽 // 假设MASK字段在[31:20]基地址也在[31:20] CSMR2 (0x080 0xFFF) 20; // 基地址高12位为0x080 // 2. 配置CSCR2 unsigned int cscr2_val 0; cscr2_val | (1 15); // CSEN 1使能片选 cscr2_val | (0x2 12); // DSZ 2 (10b)16位端口 cscr2_val | (0x3 8); // WSC 3读等待状态 cscr2_val | (0x3 4); // WWS 3写等待状态假设与读相同 cscr2_val | (1 3); // PS 1半字端口大小A[1]作为LSB cscr2_val | (1 2); // BEM 1字节使能仅在写时有效 // ... 设置其他位如SP, BCD等为0 CSCR2 cscr2_val; }3.3 突发模式配置与调试要点突发模式能显著提升从Flash中读取代码或数据的效率。配置涉及EIM控制寄存器EIMCR和对应片选的CSCRx寄存器。关键配置位EIMCR.BCM全局突发时钟模式使能。CSCRx.SP对该片选使能同步突发模式。CSCRx.BCD突发时钟分频器。如果外部突发Flash最大频率低于HCLK则需要分频。CSCRx.PME页模式仿真。当置位时在突发传输中地址线会保持变化模拟页模式RAM的行为清零时只有第一次访问输出地址LBA有效后续地址在芯片内部递增。CSCRx.BCS突发芯片选择。控制CS信号在突发序列中的行为。典型连接与配置流程硬件连接将突发Flash的CE#连接到CS0OE#连接到EIM的OEWE#连接到EB0或EB1ADV#连接到LBACLK连接到BCLKRY/BY#或类似就绪信号连接到ECB如果需要提前终止突发。初始化配置根据Flash数据手册确定其支持的最大突发时钟频率。如果低于HCLK设置BCD分频。设置SP1使能同步模式。根据Flash特性决定是否设置PME。大多数突发Flash希望PME0由内部地址计数器管理突发序列。配置合适的读等待状态WSC这通常针对突发序列的第一个访问长延迟。使能全局BCM。调试技巧最初可以先禁用突发模式SP0以异步模式访问Flash确保基本的读写功能正常。启用突发模式后使用逻辑分析仪或示波器抓取BCLK、LBA、地址线和数据线的波形。检查第一个访问周期LBA有效的时序是否符合Flash要求后续的BCLK周期数据是否稳定建立。常见问题突发读取的数据错位。这通常是因为字节序Endianness或数据总线连接错误。ARM920T可以工作在大端或小端模式需要与Flash的数据组织方式匹配。检查D[31:0]与Flash的DQ[31:0]连接顺序。3.4 利用EB信号模拟精确的写使能时序手册中提到EIM本身的WE信号对应R/W信号的反相实际上EIM可能不直接提供WE时序不可精细控制。但许多存储器如某些SRAM、FPGA配置接口对WE的脉冲宽度有严格要求。此时可以利用EB[3:0]信号通过配置WEA和WEN位来生成符合要求的写使能信号。原理将一个未用于字节使能的EB引脚例如如果你的设备是16位只用了EB2和EB3那么EB0或EB1就可以复用配置为写使能。通过WEA写使能扩展和WEN写使能负脉冲控制其相对于CS和地址建立的时序。配置示例将EB1配置为连接到16位SRAM的WE#信号要求WE#脉冲宽度为2个HCLK周期。在CSCR中设置BEM1EB仅在写时有效。设置WEA1延长写使能有效时间。设置WEN为合适的值以控制负脉冲的宽度。具体值需要参考手册时序图计算通常WEN与WSC共同决定。确保在硬件上将EB1引脚连接到存储器的WE#输入。注意事项使用EB作为WE时务必确保该EB引脚对应的数据字节段例如EB1对应D[23:16]在写操作时确实包含有效数据或者存储器忽略未使用的数据线。否则可能写入错误数据。4. 中断与EIM协同工作一个完整的系统初始化案例让我们整合中断和EIM为一个假设的系统进行初始化。该系统包含一个16位SRAM连接CS2用于存放数据。一个UART假设其内存映射寄存器在CS3空间产生接收中断源44。一个系统定时器SysTick产生周期中断源8。初始化代码框架void System_Init(void) { // 1. 初始化时钟系统PLL、HCLK等此处省略 // ... // 2. 初始化EIM - 配置SRAM (CS2) EIM_SRAM_Init(); // 函数定义见3.2节 // 3. 初始化EIM - 配置UART所在片选(CS3)假设UART是8位设备映射到0x0C000000 // 配置CS3为8位端口合适的等待状态。 // CSMR3 0x0C000000 ... ; CSCR3 ... (DSZ1, 8-bit) // 4. 初始化外设UART、定时器设置工作模式但先不使能中断 UART_Init(); SysTick_Init(); // 5. 配置中断控制器(AITC) // 5.1 设置中断优先级 Interrupt_Priority_Init(); // 函数定义见2.2.1节设置UART高优先级定时器低优先级 // 5.2 设置中断类型UART为IRQ定时器为IRQ假设 // INTTYPEH/L寄存器将对应源的位置00IRQ, 1FIQ INT_TYPE_REG ~((1(44-32)) | (18)); // 假设源44在INTTYPEH源8在INTTYPEL // 5.3 使能中断源 // 方法一直接写INTENABLE寄存器 INT_ENABLE_REG | (1(44-32)) | (18); // 使能源44和8 // 方法二使用INTENNUM原子操作推荐避免竞态条件 // INTENNUM 44; INTENNUM 8; // 5.4 初始化NIMASK默认允许所有优先级中断 NIMASK 0; // 0表示不屏蔽任何优先级 // 6. 在CPSR中全局使能IRQ和FIQ如果需要 __asm volatile (MSR CPSR_c, #0x5F); // 进入System模式并清除I位和F位0x5F // 或者使用编译器内置函数__enable_irq(); // 7. 最后使能外设的中断产生功能 UART_Enable_RX_Interrupt(); SysTick_Enable_Interrupt(); }中断服务程序框架// 假设的向量表跳转最终会调用IRQ_Handler void __irq IRQ_Handler(void) { unsigned int vector (NIVECSR 16) 0xFFFF; unsigned int priority NIVECSR 0xFFFF; if (vector 64) { // 无有效中断可能是错误或强制中断处理错误 return; } switch (vector) { case 44: // UART中断 // 可以在这里读取NIPRILVL实现可重入中断逻辑 // unsigned int old_mask NIMASK; // NIMASK priority; // 屏蔽同级及更低优先级中断 // __asm(MSR CPSR_c, #0x1F); // 切换到系统模式开中断需仔细设计 UART_Handle_Interrupt(); // 恢复NIMASK等操作 break; case 8: // 系统定时器中断 SysTick_Handle_Interrupt(); break; default: // 未知中断处理 break; } // 具体的外设ISR需要清除该外设的中断挂起位 }5. 常见问题排查与调试经验实录在调试中断和EIM时以下是我踩过的一些坑和总结的技巧5.1 中断相关问题问题1中断根本进不去。检查清单CPSR的I/F位确认在启动代码或主函数中清除了CPSR的I位对于IRQ或F位对于FIQ。使用调试器查看CPSR值。外设中断使能外设模块本身有中断使能位如UART控制寄存器中的接收中断使能位你使能了吗AITC使能INTENABLEH/L寄存器对应位是否置1中断类型INTTYPEH/L寄存器是否正确设置IRQ/FIQ中断标志外设的中断标志是否被置起有些外设需要先清除某个状态位才能产生中断。向量表确保异常向量表通常位于0x00000000正确设置并且IRQ的向量地址0x00000018处存放的是正确的跳转指令如LDR PC, [PC, #-0xFF0]或直接跳转到IRQ_Handler。栈指针IRQ模式有自己的栈指针SP_irq在初始化阶段是否正确设置了栈空间是否足够问题2中断能进去但只进一次或者无法嵌套/抢占。检查清单中断标志清除这是最常见的原因你的ISR必须在返回前清除触发该中断的外设中断标志。如果不清除中断状态会一直保持可能导致中断重复进入一次后就被屏蔽或者影响其他中断。可重入中断配置如果希望高优先级中断抢占低优先级必须按照2.3节的步骤正确配置特别是NIMASK的更新和处理器模式的切换。一个简单的测试方法是在低优先级ISR中执行一个长延时循环看高优先级中断是否能打断它。中断优先级设置确认NIPRIORITY寄存器设置正确并且你理解硬件编号优先级和软件优先级的区别。问题3读取NIVECSR总是得到0xFFFF。原因这说明当前没有有效的、已使能且未被屏蔽的IRQ挂起。检查INTSRCH/L中断源寄存器看看硬件中断信号是否真的进来了。检查NIPNDH/L中断挂起寄存器看看中断请求是否通过了使能过滤。这有助于定位问题是出在外设、AITC使能还是优先级屏蔽环节。5.2 EIM相关问题问题1读写外部存储器数据错误。检查清单电气连接首先用万用表或示波器检查地址线、数据线、片选、读写控制线的连接是否牢固有无短路/断路。时序配置等待状态WSC/WWS不足是首要怀疑对象。用示波器测量CS#下降沿到数据有效的时间是否满足存储器的tACC要求。如果不满足增加WSC。总线宽度DSZ配置是否正确32位CPU访问8位设备需要4个周期你的程序是否处理了这种转换数据是否在正确的字节通道上字节序Endianness处理器是大端还是小端模式存储器是大端还是小端组织数据线连接是D0-D7接数据线低8位还是D24-D31这会导致字节顺序错乱。地址对齐EIM不支持非对齐访问。确保你的访问地址是数据大小对齐的8位任意16位地址bit0032位地址bit[1:0]0。问题2使用突发模式读取Flash系统不稳定或数据错误。检查清单时钟频率BCLK的频率经过BCD分频后是否超过Flash支持的最大突发时钟频率第一个访问周期时序突发模式的第一个访问LBA有效是异步时序其延迟由WSC控制。确保这个时序满足Flash的参数tACC。ECB信号如果Flash通过ECB提前终止突发你是否正确处理了这种情况EIM在收到ECB后会终止当前突发下一个访问会重新开始一个长周期。PME设置根据Flash数据手册正确设置PME位。错误的设置可能导致地址线行为不符合Flash预期。信号完整性高频的BCLK信号可能受到板级布线影响产生振铃或反射。检查BCLK信号质量。问题3将CS引脚配置为GPIO输出后无法控制电平。检查清单CSEN位必须清除0才能将CS引脚用于GPIO输出。GPIO复用配置CS引脚是与其他功能复用的通常是GPIO Port A。你需要通过GIUS_AGPIO In Use Register和GPR_AGeneral Purpose Register将其配置为GPIO功能。参考手册表11-3。数据方向配置为GPIO后还需要通过Port A的数据方向寄存器DDIR_A将其设置为输出。输出数据寄存器最后通过Port A的数据寄存器DR_A来控制输出电平。调试EIM问题时逻辑分析仪是你的最佳伙伴。捕获完整的读写周期波形将其与存储器数据手册中的时序图以及EIM配置的预期时序进行对比可以快速定位是建立时间、保持时间、脉冲宽度还是其他参数不匹配的问题。
