1. 项目概述与边界扫描技术核心价值在嵌入式硬件开发尤其是基于MC68060这类经典处理器的系统设计中硬件调试与生产测试是绕不开的“硬骨头”。想象一下一块布满精密芯片的电路板焊接完成你如何确认每一根细如发丝的走线都连接正确如何在芯片已经焊死在板子上、无法用探针直接触碰引脚的情况下判断是处理器故障、内存问题还是某个信号线虚焊这就是边界扫描技术特别是基于IEEE 1149.1标准的JTAG所要解决的核心痛点。它本质上是一套内建于芯片内部的“数字探针”网络允许你通过一个仅需4-5根线的标准化接口非侵入式地访问和控制芯片的每一个输入输出引脚。MC68060作为摩托罗拉68K家族的高性能末代旗舰其JTAG实现堪称教科书级别完整支持了IEEE 1149.1-1993标准。它不仅仅是一个简单的调试后门更是一套完整的板级测试架构。对于硬件工程师和测试工程师而言深入理解这套架构意味着掌握了从芯片级验证到系统级故障定位的主动权。你不再需要完全依赖昂贵的在线测试仪或复杂的飞针测试通过编写简单的边界扫描测试向量就能完成电路连通性测试、芯片功能验证乃至简单的交互测试。接下来我将结合手册内容和实际工程经验为你拆解MC68060 JTAG的每一个细节从架构原理到实操指令再到那些手册里不会写的避坑技巧。2. MC68060 JTAG架构深度解析2.1 测试访问端口与状态机一切控制的起点JTAG的物理入口是测试访问端口它由5个必备信号和1个可选信号构成。在MC68060上它们是TCK测试时钟。所有TAP控制器和边界扫描寄存器的操作都以此时钟为基准。关键点TCK与处理器的主系统时钟CLK是异步的。这意味着在进行需要协调系统功能和边界扫描的混合操作时例如在系统运行时采样信号你必须自己在外部处理好这两个时钟域的同步问题否则采样到的数据将是无效的。TMS测试模式选择。这个信号在TCK上升沿被采样用于驱动TAP控制器的16个状态转换。它内部有一个上拉电阻这意味着如果悬空默认状态为高这有助于引导控制器进入复位状态。TDI测试数据输入。指令和数据通过此引脚串行移入。同样有内部上拉。TDO测试数据输出。仅在特定的控制器状态Shift-IR和Shift-DR下才会从高阻态变为有效驱动数据在TCK的下降沿更新。这个三态特性非常重要当多个芯片以菊花链形式连接时只有当前被寻址的芯片才会驱动TDO线。TRST测试复位可选但强烈建议使用。低电平有效的异步复位信号用于强制TAP控制器进入Test-Logic-Reset状态。内部有上拉。JTAG这是一个使能引脚而非TAP信号。当拉低时引脚功能映射为标准JTAG模式当拉高时TAP引脚被重映射为调试管道控制模式JTAG逻辑被复位。它符合标准中“合规性使能引脚”的定义。TAP控制器是一个16状态的有限状态机是JTAG操作的“大脑”。它控制着指令和数据的装载、移位和更新流程。虽然状态有16个但工程师最需要关注的是其中8个核心状态它们构成了任何JTAG操作的基本流程Test-Logic-Reset上电或TRST有效后的状态测试逻辑被禁用系统功能正常。Run-Test/Idle一个空闲状态某些测试如内置自测试可在此运行。Capture-IR捕获当前指令寄存器的并行数据对于MC68060固定为默认值0101即IDCODE指令。Shift-IR在此状态通过TDI移入新的4位指令码同时旧的指令码从TDO移出。Update-IR在TCK下降沿将刚刚移入指令移位寄存器中的新指令锁存到指令译码寄存器中新指令立即生效。Capture-DR捕获当前被选中数据寄存器如边界扫描寄存器、旁路寄存器的并行数据。Shift-DR在此状态串行移位数据通过当前选中的数据寄存器从TDI到TDO。Update-DR在TCK下降沿将数据移位寄存器中的内容更新到数据寄存器的输出锁存器对于边界扫描寄存器就是更新到引脚驱动值。实操心得理解状态机是编写任何JTAG驱动软件或脚本的基础。一个常见的错误是状态切换时序不对。记住TMS信号是在TCK的上升沿采样来决定下一个状态的。画一个简单的状态转换图贴在墙上在调试初期能省下大量时间。2.2 指令寄存器与公共指令集详解MC68060的指令寄存器是4位宽支持16条指令。其中7条是公开给用户使用的其余9条是摩托罗拉内部制造测试专用严禁使用否则可能导致芯片损坏或引脚冲突。公开指令解析EXTEST (0000)外部测试指令。这是边界扫描的核心。当执行EXTEST时芯片所有输出引脚和配置为输出的双向引脚其驱动值完全由边界扫描寄存器的“更新单元”中预先装载的数据决定与内部系统逻辑无关。它可以用来测试电路板上的走线连通性将逻辑值驱动到一条网络上然后在链上另一个芯片的输入引脚采样。它还可以配置双向引脚的方向。关键警告手册强烈建议在发出EXTEST指令之前先用SAMPLE/PRELOAD指令将边界扫描寄存器中对应RSTI复位输入引脚的那个比特预装载为有效断言值。这样EXTEST会同时触发芯片内部复位迫使系统逻辑进入一个确定、无害的状态。否则处理器可能处于不可预知的工作状态导致测试结果混乱。如果你希望处理器保持在低功耗停止状态则不要预装载RSTI的断言值。SAMPLE/PRELOAD (0100)采样/预装载指令。这是一个“透明”指令具有双重功能采样在Capture-DR状态TCK上升沿瞬间捕获芯片输入引脚上的实时信号值以及输出引脚在驱动到外部之前的信号值。这个操作不影响芯片正常运行就像在引脚上接了一个理想的逻辑分析仪探头。预装载在切换到EXTEST或CLAMP指令前必须用此指令将你想要驱动到引脚上的测试向量通过Shift-DR状态移入边界扫描寄存器并在Update-DR状态将其锁存到更新单元。此时引脚行为还未改变直到你切换指令到EXTEST。BYPASS (1111)旁路指令。它选择单比特的旁路寄存器。当一条扫描链上有多个芯片而你只想测试其中某一个时可以让其他芯片都处于BYPASS模式。这样数据链路过这些芯片时只需经过一个时钟延迟1比特极大地提高了长链的测试效率。在Capture-DR状态旁路寄存器会被捕获为逻辑0这是区分一个器件支持IDCODE还是仅支持BYPASS的关键。IDCODE (0101)身份码指令。这是上电或JTAG复位后的默认指令。它选择一个32位的只读寄存器包含芯片的制造商、部件号和JTAG版本信息。格式如下Bit 0固定为1用于标识这是一个IDCODE寄存器与BYPASS的0区分。Bit 1-11制造商ID摩托罗拉的JEDEC码。Bit 12-21部件号标识此为MC68060。Bit 22-27设计中心代码。Bit 28-31JTAG版本号例如0000表示初始版本某些指令如LPSAMPLE可能不支持。 读取IDCODE是验证JTAG链路是否通畅、芯片型号是否正确的第一步。CLAMP (0110)钳位指令。这是一个非常实用的指令。它选择旁路寄存器保持链路高效但同时强制所有输出引脚和配置为输出的双向引脚输出由边界扫描更新单元预先装载的固定值。想象一个场景你想测试链路上另一个芯片但又需要MC68060的某些引脚保持特定电平比如让地址线全部置高避免总线冲突CLAMP指令就是为此而生。它兼具了BYPASS的效率和EXTEST的引脚控制能力。同样使用前建议预装载RSTI为有效值。HIGHZ (0111)高阻指令。这是板级在线测试的“保护神”。它选择旁路寄存器同时强制所有输出和双向引脚进入高阻态并隔离几乎所有输入引脚除了CLK、IPL和RSTI。在电路板测试中测试仪可能需要向网络施加信号反向驱动如果芯片输出也在驱动就会发生冲突可能损坏器件。HIGHZ指令将所有输出“断开”完美解决了这个问题。使用前也建议预装载RSTI。LPSAMPLE (0001)低功耗停止采样指令。这是摩托罗拉定义的指令用于验证当芯片处于LPSTOP低功耗停止模式时其输入/输出隔离晶体管是否正常工作。对于常规功能测试和边界扫描可以将其视为与SAMPLE/PRELOAD功能相同。注意在初版芯片版本0000中可能不支持此指令。2.3 数据寄存器边界扫描的基石边界扫描寄存器这是JTAG的“主力军”一个214位的巨型移位寄存器。MC68060的每一个功能引脚地址线A31-A0、数据线D31-D0、控制信号等都对应一个或多个边界扫描单元。这些单元分为几种类型输出引脚单元控制输出值。在EXTEST/CLAMP模式下驱动值来自更新寄存器在正常模式下来自内部系统逻辑。输入引脚单元捕获输入引脚上的值。在EXTEST模式下也可以被用来施加测试激励对于双向引脚配置为输入时。仅观察输入单元用于像CLK这样的时钟输入引脚只能采样不能控制。输出控制单元用于双向引脚的方向控制。例如数据总线D0-D31的每个字节如D31-D28都有一个使能控制单元。 手册中的表9-3是黄金参考表它定义了从TDI到TDO这214个比特的精确顺序及其对应的引脚。编写测试向量时必须严格按照这个位序来排列数据。例如比特0对应A31的输出值比特1对应A31的输入捕获值比特4对应A31-A28这组地址线的输出使能控制。旁路寄存器一个单比特的寄存器。在BYPASS、CLAMP、HIGHZ指令下被选中。它的存在纯粹是为了缩短扫描链长度。IDCODE寄存器32位只读寄存器格式前文已述。3. 边界扫描实战从理论到电路板连通性测试理解了架构和指令我们来看一个完整的、基于MC68060的电路板连通性测试流程。假设我们有一块简单的单板计算机需要测试地址线A0到某个存储芯片的对应引脚是否焊接良好。3.1 测试准备与链路初始化首先硬件上必须正确连接。TRST建议直接下拉到地以确保JTAG逻辑默认处于复位状态。TMS、TDI、TRST内部有上拉但TCK没有因此TCK绝不能悬空必须连接到一个确定的电平或时钟源。JTAG引脚根据你的需求连接如果只用标准JTAG则拉低如果要用调试模式则拉高。软件或测试仪的操作流程如下上电/复位通过拉低TRST或发送特定的TMS序列保持TMS1连续5个TCK上升沿使TAP控制器进入Test-Logic-Reset状态。此时指令寄存器自动加载为IDCODE。验证链路发送指令读取IDCODE。通过Shift-DR状态移出32位数据与预期的摩托罗拉MC68060 ID进行比对。这是确认物理连接、控制器操作正确的第一步。3.2 执行EXTEST测试流程目标是测试从MC68060的A0引脚到目标芯片引脚的走线。进入Run-Test/Idle状态。装载SAMPLE/PRELOAD指令移动到Capture-IR状态捕获默认IDCODE。进入Shift-IR状态通过TDI移入4位指令码0100SAMPLE/PRELOAD同时从TDO移出旧指令。进入Update-IR状态新指令生效。预装载测试向量现在数据路径连接到了214位的边界扫描寄存器。进入Capture-DR状态此时会捕获引脚当前快照但我们不关心。进入Shift-DR状态。这是最耗时的阶段。我们需要构造一个214位的向量。根据表9-3A0的输出单元是比特117A0的输入单元是比特118A0所在组A1-A0的输出使能是比特121。我们的测试先让A0输出高电平1并使其能输出使能有效。假设使能位为1表示驱动。因此我们构造的向量中比特1171比特1211。其他所有输出控制位设为0禁用其他输出所有输出数据位可以设为任意值通常设为0所有输入捕获位忽略。将这个庞大的向量通过TDI一位一位地移入。同时旧的数据从TDO移出。进入Update-DR状态。此时测试向量被锁存到边界扫描寄存器的更新单元但引脚状态尚未改变因为当前指令是SAMPLE/PRELOAD。切换到EXTEST指令再次通过Shift-IR状态移入指令码0000EXTEST。进入Update-IR状态。这一刻奇迹发生边界扫描更新单元中的值被施加到对应的输出引脚上。A0引脚应该被驱动为高电平。捕获响应现在目标芯片对应引脚的逻辑电平会通过PCB走线传回MC68060的A0输入引脚。进入Capture-DR状态。在TCK上升沿A0输入引脚比特118的当前逻辑值被捕获到边界扫描的捕获单元。进入Shift-DR状态。将整个214位的寄存器内容现在包含了我们在输入引脚捕获到的响应值移位出来。检查移出的数据流中比特118的值。如果走线连通良好且目标芯片引脚未被其他信号驱动拉低那么比特118也应该是1。如果它是0则表明开路、对地短路或者与另一条驱动为低的信号线短路。恢复与测试下一条线可以切回SAMPLE/PRELOAD预装载新的向量例如让A0输出0再切到EXTEST进行测试。测试完成后最后应切回BYPASS指令或将TAP控制器复位让芯片恢复正常功能。3.3 使用CLAMP和HIGHZ指令的场景CLAMP场景你的板子上有MC68060和一块FPGA你想用JTAG测试FPGA的引脚连接。你可以将MC68060设置为CLAMP模式并预装载其所有输出为安全值例如地址/数据线置为高阻态控制或固定值总线控制信号无效。这样在扫描测试FPGA时MC68060既不会干扰总线又因为处于BYPASS模式而不会成为扫描链的负担仅1比特延迟。HIGHZ场景在生产线上进行电路板在线测试。测试仪需要向板卡网络施加测试信号。在测试开始前通过JTAG链向所有包含JTAG的芯片包括MC68060发送HIGHZ指令。这将使所有芯片输出变为高阻完美“避开”测试仪的驱动防止损坏。这是保护昂贵处理器和逻辑器件的关键一步。4. 关键限制、功耗管理与实际避坑指南手册中的“限制”和“禁用”章节包含了极易被忽视但至关重要的信息这里结合工程经验进行解读。4.1 异步时钟域问题这是最容易出错的地方。重申TCK和系统时钟CLK内部不同步。这意味着在SAMPLE指令下进行实时信号采样你采样的只是相对于TCK上升沿瞬间的引脚值。如果CLK和TCK边沿接近可能采样到亚稳态或变化中的信号。解决方案是要么在外部用逻辑确保采样时刻信号稳定要么进行多次采样取多数值或者更常见的做法是让系统运行在简单的、周期性的循环代码中这样你可以预测信号状态。混合模式操作几乎无法实现可靠的、与系统功能精确同步的复杂交互测试。边界扫描主要用于静态的连通性测试和引脚状态控制而非动态功能验证。4.2 LPSTOP模式下的功耗陷阱与正确禁用JTAGMC68060支持低功耗停止模式此模式下系统时钟停止I/O引脚被隔离。手册给出了一个极其重要的警告如果JTAG逻辑保持使能但未使用芯片在LPSTOP模式下的功耗将高于最低可能值。为了达到绝对最低功耗将TRST引脚永久拉低0。将TMS引脚永久拉高1。确保TCK有固定的电平0或1不要悬空。这个配置见图9-9确保了TAP控制器永远处于Test-Logic-Reset状态JTAG逻辑被完全禁用且静态功耗最低。很多追求低功耗的设计忽略了这一点导致待机电流偏高。4.3 不使用JTAG功能时的硬件处理如果你的产品根本不需要JTAG测试功能为了节省成本和保证可靠性推荐方案将TRST接地TMS和TDI上拉或直接接高TCK接地JTAG接高如果你想彻底禁用。TDO悬空。绝对禁止将TCK悬空。由于没有内部上拉悬空的TCK可能振荡或处于中间电平导致内部电路消耗额外电流甚至行为异常。4.4 边界扫描位序表的正确使用表9-3是圣经但使用时有技巧生成测试向量编写脚本或程序来生成和解析这214位的向量。手动计算极易出错。脚本的输入应该是“引脚名”和“期望值”输出是二进制的扫描向量。双向引脚注意双向引脚如数据线D31-D0由三个比特控制一个输出数据位、一个输入捕获位、一个输出使能控制位每4或8位一组。在EXTEST下你需要正确设置使能位来决定该组引脚是作为输出驱动测试值还是输入采样响应值。“仅观察”引脚如CLK只能采样不能控制。在EXTEST下对这些引脚的写入操作是无效的。4.5 复位信号RSTI的特殊处理贯穿整个手册的强烈建议在执行EXTEST、CLAMP、HIGHZ指令前预装载RSTI引脚对应的边界扫描位为有效断言值。这是为了保证芯片内部逻辑处于确定的复位状态避免不可预知的输出或总线冲突。除非你的测试场景明确需要保持LPSTOP状态否则请务必遵循这一条。找到RSTI在边界扫描表中的位置比特68输入引脚单元在预装载向量中将其设为有效电平。我个人在调试一块基于MC68060的老式工控板时就曾忽略这一点。当时在执行EXTEST测试时发现数据总线上的值杂乱无章干扰了其他芯片的测试。后来检查代码才发现预装载向量中RSTI位是0。将其改为1后处理器被复位数据总线进入高阻态整个扫描测试立刻变得清晰稳定。这个教训让我深刻理解到边界扫描测试不仅仅是管脚级的也需要考虑芯片内部的整体状态。JTAG这套架构把芯片内部状态和外部管脚通过扫描链巧妙地联系了起来而RSTI就是这个联动的关键开关之一。
MC68060 JTAG边界扫描技术详解：从原理到硬件调试实战
1. 项目概述与边界扫描技术核心价值在嵌入式硬件开发尤其是基于MC68060这类经典处理器的系统设计中硬件调试与生产测试是绕不开的“硬骨头”。想象一下一块布满精密芯片的电路板焊接完成你如何确认每一根细如发丝的走线都连接正确如何在芯片已经焊死在板子上、无法用探针直接触碰引脚的情况下判断是处理器故障、内存问题还是某个信号线虚焊这就是边界扫描技术特别是基于IEEE 1149.1标准的JTAG所要解决的核心痛点。它本质上是一套内建于芯片内部的“数字探针”网络允许你通过一个仅需4-5根线的标准化接口非侵入式地访问和控制芯片的每一个输入输出引脚。MC68060作为摩托罗拉68K家族的高性能末代旗舰其JTAG实现堪称教科书级别完整支持了IEEE 1149.1-1993标准。它不仅仅是一个简单的调试后门更是一套完整的板级测试架构。对于硬件工程师和测试工程师而言深入理解这套架构意味着掌握了从芯片级验证到系统级故障定位的主动权。你不再需要完全依赖昂贵的在线测试仪或复杂的飞针测试通过编写简单的边界扫描测试向量就能完成电路连通性测试、芯片功能验证乃至简单的交互测试。接下来我将结合手册内容和实际工程经验为你拆解MC68060 JTAG的每一个细节从架构原理到实操指令再到那些手册里不会写的避坑技巧。2. MC68060 JTAG架构深度解析2.1 测试访问端口与状态机一切控制的起点JTAG的物理入口是测试访问端口它由5个必备信号和1个可选信号构成。在MC68060上它们是TCK测试时钟。所有TAP控制器和边界扫描寄存器的操作都以此时钟为基准。关键点TCK与处理器的主系统时钟CLK是异步的。这意味着在进行需要协调系统功能和边界扫描的混合操作时例如在系统运行时采样信号你必须自己在外部处理好这两个时钟域的同步问题否则采样到的数据将是无效的。TMS测试模式选择。这个信号在TCK上升沿被采样用于驱动TAP控制器的16个状态转换。它内部有一个上拉电阻这意味着如果悬空默认状态为高这有助于引导控制器进入复位状态。TDI测试数据输入。指令和数据通过此引脚串行移入。同样有内部上拉。TDO测试数据输出。仅在特定的控制器状态Shift-IR和Shift-DR下才会从高阻态变为有效驱动数据在TCK的下降沿更新。这个三态特性非常重要当多个芯片以菊花链形式连接时只有当前被寻址的芯片才会驱动TDO线。TRST测试复位可选但强烈建议使用。低电平有效的异步复位信号用于强制TAP控制器进入Test-Logic-Reset状态。内部有上拉。JTAG这是一个使能引脚而非TAP信号。当拉低时引脚功能映射为标准JTAG模式当拉高时TAP引脚被重映射为调试管道控制模式JTAG逻辑被复位。它符合标准中“合规性使能引脚”的定义。TAP控制器是一个16状态的有限状态机是JTAG操作的“大脑”。它控制着指令和数据的装载、移位和更新流程。虽然状态有16个但工程师最需要关注的是其中8个核心状态它们构成了任何JTAG操作的基本流程Test-Logic-Reset上电或TRST有效后的状态测试逻辑被禁用系统功能正常。Run-Test/Idle一个空闲状态某些测试如内置自测试可在此运行。Capture-IR捕获当前指令寄存器的并行数据对于MC68060固定为默认值0101即IDCODE指令。Shift-IR在此状态通过TDI移入新的4位指令码同时旧的指令码从TDO移出。Update-IR在TCK下降沿将刚刚移入指令移位寄存器中的新指令锁存到指令译码寄存器中新指令立即生效。Capture-DR捕获当前被选中数据寄存器如边界扫描寄存器、旁路寄存器的并行数据。Shift-DR在此状态串行移位数据通过当前选中的数据寄存器从TDI到TDO。Update-DR在TCK下降沿将数据移位寄存器中的内容更新到数据寄存器的输出锁存器对于边界扫描寄存器就是更新到引脚驱动值。实操心得理解状态机是编写任何JTAG驱动软件或脚本的基础。一个常见的错误是状态切换时序不对。记住TMS信号是在TCK的上升沿采样来决定下一个状态的。画一个简单的状态转换图贴在墙上在调试初期能省下大量时间。2.2 指令寄存器与公共指令集详解MC68060的指令寄存器是4位宽支持16条指令。其中7条是公开给用户使用的其余9条是摩托罗拉内部制造测试专用严禁使用否则可能导致芯片损坏或引脚冲突。公开指令解析EXTEST (0000)外部测试指令。这是边界扫描的核心。当执行EXTEST时芯片所有输出引脚和配置为输出的双向引脚其驱动值完全由边界扫描寄存器的“更新单元”中预先装载的数据决定与内部系统逻辑无关。它可以用来测试电路板上的走线连通性将逻辑值驱动到一条网络上然后在链上另一个芯片的输入引脚采样。它还可以配置双向引脚的方向。关键警告手册强烈建议在发出EXTEST指令之前先用SAMPLE/PRELOAD指令将边界扫描寄存器中对应RSTI复位输入引脚的那个比特预装载为有效断言值。这样EXTEST会同时触发芯片内部复位迫使系统逻辑进入一个确定、无害的状态。否则处理器可能处于不可预知的工作状态导致测试结果混乱。如果你希望处理器保持在低功耗停止状态则不要预装载RSTI的断言值。SAMPLE/PRELOAD (0100)采样/预装载指令。这是一个“透明”指令具有双重功能采样在Capture-DR状态TCK上升沿瞬间捕获芯片输入引脚上的实时信号值以及输出引脚在驱动到外部之前的信号值。这个操作不影响芯片正常运行就像在引脚上接了一个理想的逻辑分析仪探头。预装载在切换到EXTEST或CLAMP指令前必须用此指令将你想要驱动到引脚上的测试向量通过Shift-DR状态移入边界扫描寄存器并在Update-DR状态将其锁存到更新单元。此时引脚行为还未改变直到你切换指令到EXTEST。BYPASS (1111)旁路指令。它选择单比特的旁路寄存器。当一条扫描链上有多个芯片而你只想测试其中某一个时可以让其他芯片都处于BYPASS模式。这样数据链路过这些芯片时只需经过一个时钟延迟1比特极大地提高了长链的测试效率。在Capture-DR状态旁路寄存器会被捕获为逻辑0这是区分一个器件支持IDCODE还是仅支持BYPASS的关键。IDCODE (0101)身份码指令。这是上电或JTAG复位后的默认指令。它选择一个32位的只读寄存器包含芯片的制造商、部件号和JTAG版本信息。格式如下Bit 0固定为1用于标识这是一个IDCODE寄存器与BYPASS的0区分。Bit 1-11制造商ID摩托罗拉的JEDEC码。Bit 12-21部件号标识此为MC68060。Bit 22-27设计中心代码。Bit 28-31JTAG版本号例如0000表示初始版本某些指令如LPSAMPLE可能不支持。 读取IDCODE是验证JTAG链路是否通畅、芯片型号是否正确的第一步。CLAMP (0110)钳位指令。这是一个非常实用的指令。它选择旁路寄存器保持链路高效但同时强制所有输出引脚和配置为输出的双向引脚输出由边界扫描更新单元预先装载的固定值。想象一个场景你想测试链路上另一个芯片但又需要MC68060的某些引脚保持特定电平比如让地址线全部置高避免总线冲突CLAMP指令就是为此而生。它兼具了BYPASS的效率和EXTEST的引脚控制能力。同样使用前建议预装载RSTI为有效值。HIGHZ (0111)高阻指令。这是板级在线测试的“保护神”。它选择旁路寄存器同时强制所有输出和双向引脚进入高阻态并隔离几乎所有输入引脚除了CLK、IPL和RSTI。在电路板测试中测试仪可能需要向网络施加信号反向驱动如果芯片输出也在驱动就会发生冲突可能损坏器件。HIGHZ指令将所有输出“断开”完美解决了这个问题。使用前也建议预装载RSTI。LPSAMPLE (0001)低功耗停止采样指令。这是摩托罗拉定义的指令用于验证当芯片处于LPSTOP低功耗停止模式时其输入/输出隔离晶体管是否正常工作。对于常规功能测试和边界扫描可以将其视为与SAMPLE/PRELOAD功能相同。注意在初版芯片版本0000中可能不支持此指令。2.3 数据寄存器边界扫描的基石边界扫描寄存器这是JTAG的“主力军”一个214位的巨型移位寄存器。MC68060的每一个功能引脚地址线A31-A0、数据线D31-D0、控制信号等都对应一个或多个边界扫描单元。这些单元分为几种类型输出引脚单元控制输出值。在EXTEST/CLAMP模式下驱动值来自更新寄存器在正常模式下来自内部系统逻辑。输入引脚单元捕获输入引脚上的值。在EXTEST模式下也可以被用来施加测试激励对于双向引脚配置为输入时。仅观察输入单元用于像CLK这样的时钟输入引脚只能采样不能控制。输出控制单元用于双向引脚的方向控制。例如数据总线D0-D31的每个字节如D31-D28都有一个使能控制单元。 手册中的表9-3是黄金参考表它定义了从TDI到TDO这214个比特的精确顺序及其对应的引脚。编写测试向量时必须严格按照这个位序来排列数据。例如比特0对应A31的输出值比特1对应A31的输入捕获值比特4对应A31-A28这组地址线的输出使能控制。旁路寄存器一个单比特的寄存器。在BYPASS、CLAMP、HIGHZ指令下被选中。它的存在纯粹是为了缩短扫描链长度。IDCODE寄存器32位只读寄存器格式前文已述。3. 边界扫描实战从理论到电路板连通性测试理解了架构和指令我们来看一个完整的、基于MC68060的电路板连通性测试流程。假设我们有一块简单的单板计算机需要测试地址线A0到某个存储芯片的对应引脚是否焊接良好。3.1 测试准备与链路初始化首先硬件上必须正确连接。TRST建议直接下拉到地以确保JTAG逻辑默认处于复位状态。TMS、TDI、TRST内部有上拉但TCK没有因此TCK绝不能悬空必须连接到一个确定的电平或时钟源。JTAG引脚根据你的需求连接如果只用标准JTAG则拉低如果要用调试模式则拉高。软件或测试仪的操作流程如下上电/复位通过拉低TRST或发送特定的TMS序列保持TMS1连续5个TCK上升沿使TAP控制器进入Test-Logic-Reset状态。此时指令寄存器自动加载为IDCODE。验证链路发送指令读取IDCODE。通过Shift-DR状态移出32位数据与预期的摩托罗拉MC68060 ID进行比对。这是确认物理连接、控制器操作正确的第一步。3.2 执行EXTEST测试流程目标是测试从MC68060的A0引脚到目标芯片引脚的走线。进入Run-Test/Idle状态。装载SAMPLE/PRELOAD指令移动到Capture-IR状态捕获默认IDCODE。进入Shift-IR状态通过TDI移入4位指令码0100SAMPLE/PRELOAD同时从TDO移出旧指令。进入Update-IR状态新指令生效。预装载测试向量现在数据路径连接到了214位的边界扫描寄存器。进入Capture-DR状态此时会捕获引脚当前快照但我们不关心。进入Shift-DR状态。这是最耗时的阶段。我们需要构造一个214位的向量。根据表9-3A0的输出单元是比特117A0的输入单元是比特118A0所在组A1-A0的输出使能是比特121。我们的测试先让A0输出高电平1并使其能输出使能有效。假设使能位为1表示驱动。因此我们构造的向量中比特1171比特1211。其他所有输出控制位设为0禁用其他输出所有输出数据位可以设为任意值通常设为0所有输入捕获位忽略。将这个庞大的向量通过TDI一位一位地移入。同时旧的数据从TDO移出。进入Update-DR状态。此时测试向量被锁存到边界扫描寄存器的更新单元但引脚状态尚未改变因为当前指令是SAMPLE/PRELOAD。切换到EXTEST指令再次通过Shift-IR状态移入指令码0000EXTEST。进入Update-IR状态。这一刻奇迹发生边界扫描更新单元中的值被施加到对应的输出引脚上。A0引脚应该被驱动为高电平。捕获响应现在目标芯片对应引脚的逻辑电平会通过PCB走线传回MC68060的A0输入引脚。进入Capture-DR状态。在TCK上升沿A0输入引脚比特118的当前逻辑值被捕获到边界扫描的捕获单元。进入Shift-DR状态。将整个214位的寄存器内容现在包含了我们在输入引脚捕获到的响应值移位出来。检查移出的数据流中比特118的值。如果走线连通良好且目标芯片引脚未被其他信号驱动拉低那么比特118也应该是1。如果它是0则表明开路、对地短路或者与另一条驱动为低的信号线短路。恢复与测试下一条线可以切回SAMPLE/PRELOAD预装载新的向量例如让A0输出0再切到EXTEST进行测试。测试完成后最后应切回BYPASS指令或将TAP控制器复位让芯片恢复正常功能。3.3 使用CLAMP和HIGHZ指令的场景CLAMP场景你的板子上有MC68060和一块FPGA你想用JTAG测试FPGA的引脚连接。你可以将MC68060设置为CLAMP模式并预装载其所有输出为安全值例如地址/数据线置为高阻态控制或固定值总线控制信号无效。这样在扫描测试FPGA时MC68060既不会干扰总线又因为处于BYPASS模式而不会成为扫描链的负担仅1比特延迟。HIGHZ场景在生产线上进行电路板在线测试。测试仪需要向板卡网络施加测试信号。在测试开始前通过JTAG链向所有包含JTAG的芯片包括MC68060发送HIGHZ指令。这将使所有芯片输出变为高阻完美“避开”测试仪的驱动防止损坏。这是保护昂贵处理器和逻辑器件的关键一步。4. 关键限制、功耗管理与实际避坑指南手册中的“限制”和“禁用”章节包含了极易被忽视但至关重要的信息这里结合工程经验进行解读。4.1 异步时钟域问题这是最容易出错的地方。重申TCK和系统时钟CLK内部不同步。这意味着在SAMPLE指令下进行实时信号采样你采样的只是相对于TCK上升沿瞬间的引脚值。如果CLK和TCK边沿接近可能采样到亚稳态或变化中的信号。解决方案是要么在外部用逻辑确保采样时刻信号稳定要么进行多次采样取多数值或者更常见的做法是让系统运行在简单的、周期性的循环代码中这样你可以预测信号状态。混合模式操作几乎无法实现可靠的、与系统功能精确同步的复杂交互测试。边界扫描主要用于静态的连通性测试和引脚状态控制而非动态功能验证。4.2 LPSTOP模式下的功耗陷阱与正确禁用JTAGMC68060支持低功耗停止模式此模式下系统时钟停止I/O引脚被隔离。手册给出了一个极其重要的警告如果JTAG逻辑保持使能但未使用芯片在LPSTOP模式下的功耗将高于最低可能值。为了达到绝对最低功耗将TRST引脚永久拉低0。将TMS引脚永久拉高1。确保TCK有固定的电平0或1不要悬空。这个配置见图9-9确保了TAP控制器永远处于Test-Logic-Reset状态JTAG逻辑被完全禁用且静态功耗最低。很多追求低功耗的设计忽略了这一点导致待机电流偏高。4.3 不使用JTAG功能时的硬件处理如果你的产品根本不需要JTAG测试功能为了节省成本和保证可靠性推荐方案将TRST接地TMS和TDI上拉或直接接高TCK接地JTAG接高如果你想彻底禁用。TDO悬空。绝对禁止将TCK悬空。由于没有内部上拉悬空的TCK可能振荡或处于中间电平导致内部电路消耗额外电流甚至行为异常。4.4 边界扫描位序表的正确使用表9-3是圣经但使用时有技巧生成测试向量编写脚本或程序来生成和解析这214位的向量。手动计算极易出错。脚本的输入应该是“引脚名”和“期望值”输出是二进制的扫描向量。双向引脚注意双向引脚如数据线D31-D0由三个比特控制一个输出数据位、一个输入捕获位、一个输出使能控制位每4或8位一组。在EXTEST下你需要正确设置使能位来决定该组引脚是作为输出驱动测试值还是输入采样响应值。“仅观察”引脚如CLK只能采样不能控制。在EXTEST下对这些引脚的写入操作是无效的。4.5 复位信号RSTI的特殊处理贯穿整个手册的强烈建议在执行EXTEST、CLAMP、HIGHZ指令前预装载RSTI引脚对应的边界扫描位为有效断言值。这是为了保证芯片内部逻辑处于确定的复位状态避免不可预知的输出或总线冲突。除非你的测试场景明确需要保持LPSTOP状态否则请务必遵循这一条。找到RSTI在边界扫描表中的位置比特68输入引脚单元在预装载向量中将其设为有效电平。我个人在调试一块基于MC68060的老式工控板时就曾忽略这一点。当时在执行EXTEST测试时发现数据总线上的值杂乱无章干扰了其他芯片的测试。后来检查代码才发现预装载向量中RSTI位是0。将其改为1后处理器被复位数据总线进入高阻态整个扫描测试立刻变得清晰稳定。这个教训让我深刻理解到边界扫描测试不仅仅是管脚级的也需要考虑芯片内部的整体状态。JTAG这套架构把芯片内部状态和外部管脚通过扫描链巧妙地联系了起来而RSTI就是这个联动的关键开关之一。
