1. 项目概述深入LPC2101的I2C与SPI通信核心在嵌入式开发领域尤其是面对像NXP LXP2101/02/03这类经典的ARM7微控制器时I2C和SPI通信是绕不开的“基本功”。手册里密密麻麻的寄存器描述和状态流程图常常让新手望而却步而老手也可能在调试复杂的多主从通信时感到棘手。我接触过不少项目从简单的温湿度传感器读取到复杂的多节点总线网络核心的通信可靠性问题往往就出在对这两个接口状态机和工作原理的理解深度上。很多人只是照搬例程一旦时序不对或者遇到总线冲突就完全不知道如何下手排查。这份指南的目的就是帮你把NXP官方手册UM10161里那些抽象的寄存器位和状态码翻译成可以实际操作的、有血有肉的代码逻辑和调试思路。我们不止步于“怎么配置”更要深挖“为什么要这样配置”以及“出错了该怎么办”。无论是I2C那精细的26个状态机流转还是SPI那看似简单却暗藏玄机的时钟相位配置我都会结合我踩过的坑和总结的经验带你从硬件原理层走到软件实现层最终让你能独立设计出稳定、高效的嵌入式通信模块。2. I2C接口深度解析与状态机实战LPC2101系列包含两个I2C接口I2C0和I2C1它们完全符合标准的I2C总线规范并通过一个基于中断的状态机来管理所有总线操作。理解这个状态机是驾驭I2C接口的关键。2.1 I2C硬件架构与核心寄存器精讲I2C总线仅需两根线串行数据线SDA和串行时钟线SCL。LPC2101的I2C控制器作为总线上的一个节点可以配置为主设备Master或从设备Slave甚至支持多主竞争仲裁。其操作主要围绕四个寄存器展开I2CONSET (I2C控制置位寄存器) / I2CONCLR (I2C控制清零寄存器)这是控制状态机的“方向盘”。我们通过向I2CONSET写入特定值来置位标志位如STA启动、STO停止、AA应答通过I2CONCLR来清零标志位主要是SI中断标志。特别注意AAAssert Acknowledge位是理解从机行为的关键它决定设备在下一次接收字节后是否发出ACK信号。I2DAT (I2C数据寄存器)发送和接收的数据都通过这个8位寄存器交换。一个极易出错的地方是在SI中断标志置位后你必须先根据状态码I2STAT进行相应处理如读/写I2DAT然后再清除SI标志。顺序错了通信立刻失败。I2STAT (I2C状态寄存器)这是一个只读寄存器保存了最近一次I2C中断产生时的8位状态码。这8位状态码的高5位是固定格式低3位根据状态不同有意义。我们的整个中断服务程序ISR就是围绕这26个可能的状态码0x00, 0x08, 0x10, ... 0xF8展开的分支处理。I2SCLH / I2SCLL (高/低电平占空比寄存器)这两个寄存器共同设置SCL时钟频率。I2SCLH定义SCL高电平周期I2SCLL定义低电平周期。总线频率 PCLK / (I2SCLH I2SCLL)。在初始化时务必根据系统时钟PCLK和所需I2C速率如100kHz标准模式400kHz快速模式正确计算并设置。实操心得在调试初期我强烈建议将I2C速率设置为较低的100kHz甚至更低。更高的速率虽然诱人但对总线布线、上拉电阻和代码执行时序的要求呈指数级增长在硬件和软件未充分验证时低速模式是避免玄学问题的最佳选择。2.2 26状态机全流程拆解与代码实现手册列出了26个状态但我们可以按其服务的模式进行归类理解公共状态、主发送、主接收、从接收、从发送。下面我将用更贴近代码的伪代码和流程图思维来解析关键状态。2.2.1 初始化与主模式发起流程任何I2C操作开始前必须正确初始化。无论是主是从都需要设置自身地址和时钟。// I2C 初始化示例 (以I2C0为例) void I2C0_Init(uint8_t ownSlaveAddr, uint32_t busSpeedHz) { // 1. 使能I2C0模块电源和时钟依赖于具体系统时钟配置此处略 // 2. 设置I2C引脚功能为SDA0和SCL0P0.2, P0.3 PINSEL0 (PINSEL0 ~0xF0) | 0x50; // 设置P0.2和P0.3为I2C功能 // 3. 设置I2C时钟速率 uint32_t pulseWidth (getPclk() busSpeedHz / 2) / busSpeedHz; // 计算一个周期对应的时钟数 I2SCLH pulseWidth / 2; // 假设占空比50% I2SCLL pulseWidth - I2SCLH; // 4. 设置自身从机地址即使仅做主设备也建议设置以备不时之需 I2ADR0 ownSlaveAddr 0xFE; // 确保地址位最低位为0写位 // 5. 使能I2C中断并设置初始控制字 // 0x44 I2EN (1) | AA (1) | SI, STO, STA 均为0 // I2EN: 使能I2C接口。AA: 置1表示在寻址阶段后如果地址匹配将回复ACK。 I2CONSET 0x44; // 6. 在NVIC中使能I2C0中断代码依赖于具体CMSIS或寄存器操作此处略 }作为主设备发起一次写传输Master Transmit的流程始于设置STA位。但手册的“Start Master Transmit function”描述过于简略。在实际编程中你需要维护一个传输上下文。// 主发送上下文结构 typedef struct { uint8_t slaveAddr; // 目标从机地址7位 uint8_t *txBuffer; // 发送数据缓冲区指针 uint32_t txIndex; // 当前发送位置索引 uint32_t txSize; // 待发送数据总长度 volatile uint8_t status; // 传输状态忙/完成/错误 } I2C_MasterTxContext; I2C_MasterTxContext g_masterTxCtx; // 启动一次主发送非阻塞由中断驱动 uint8_t I2C0_MasterStartTx(uint8_t addr, uint8_t *data, uint32_t len) { if(g_masterTxCtx.status BUSY) return BUSY; // 检查是否忙 g_masterTxCtx.slaveAddr addr 1; // 左移一位最低位为0表示写 g_masterTxCtx.txBuffer data; g_masterTxCtx.txIndex 0; g_masterTxCtx.txSize len; g_masterTxCtx.status BUSY; // 关键步骤设置STA位产生起始条件 I2CONSET 0x20; // 仅设置STA位为1 // 此后硬件将控制总线产生START信号并进入状态机流程 // 具体状态处理在中断服务程序(ISR)中完成 return OK; }当STA位设置后硬件自动产生START条件随后进入状态0x08。这里有一个至关重要的细节状态0x08和0x10重复起始条件的入口处理逻辑几乎一致都是发送“从机地址R/W位”。这意味着你的状态处理函数可以将这两个状态合并处理通过判断是首次启动0x08还是重复启动0x10来执行一些特定的上下文重置操作如果需要。2.2.2 中断服务程序ISR与状态分发I2C中断是状态机的驱动核心。ISR的首要任务就是读取I2STAT然后跳转到对应的状态处理程序。void I2C0_IRQHandler(void) { uint8_t status I2STAT0; // 读取状态寄存器这是状态机的“钥匙” // 使用switch-case进行状态分发这是最清晰的方式 switch(status) { case 0x08: // 起始条件已发送 case 0x10: // 重复起始条件已发送 i2c_state_08_10_handler(status); break; case 0x18: // 从机地址W已发送收到ACK i2c_state_18_handler(); break; case 0x28: // 数据已发送收到ACK i2c_state_28_handler(); break; case 0x40: // 从机地址R已发送收到ACK i2c_state_40_handler(); break; case 0x50: // 数据已接收已返回ACK i2c_state_50_handler(); break; // ... 处理其他必要状态 case 0x00: // 总线错误 i2c_state_00_handler(); break; case 0x38: // 仲裁丢失 i2c_state_38_handler(); break; default: // 对于未实现或不关心的状态也必须清除SI标志否则中断会挂死 I2CONCLR 0x08; // 清除SI位 break; } }2.2.3 关键状态处理示例与陷阱规避让我们深入两个最核心的状态看看代码具体怎么写以及有哪些坑。状态 0x28 (主发送模式数据已发送且收到ACK)这是主发送模式下的核心数据推进状态。手册描述的逻辑是如果这是最后一个字节就发送停止条件否则发送下一个字节。static void i2c_state_28_handler(void) { // 1. 递减数据计数器判断是否已是最后一个字节 g_masterTxCtx.txIndex; if(g_masterTxCtx.txIndex g_masterTxCtx.txSize) { // 是最后一个字节发送停止条件并结束传输 I2CONSET 0x14; // 设置STO和AA位。STO1产生停止条件AA1为后续操作做准备。 g_masterTxCtx.status COMPLETED; } else { // 不是最后一个字节发送下一个数据字节 I2DAT0 g_masterTxCtx.txBuffer[g_masterTxCtx.txIndex]; // 加载下一个数据 I2CONSET 0x04; // 设置AA位为接收下一个ACK做准备 } // 2. 清除SI中断标志释放总线控制权让硬件继续操作 I2CONCLR 0x08; // 清除SI位。注意必须先处理数据/设置控制位再清SI }注意事项I2CONCLR 0x08这条指令的时机至关重要。必须在完成本状态所有必要操作如写I2DAT、设置AA之后执行。一旦清除SI硬件才会根据你刚刚设置的控制位STA,STO,AA和当前总线情况执行下一步操作并产生下一个状态。顺序反了状态机就会乱套。状态 0x50 (主接收模式数据已接收且已返回ACK)这是主接收模式下读取数据的状态。这里有一个关键决策点是否期待接收更多数据这通过AA位来控制。// 主接收上下文 typedef struct { uint8_t slaveAddr; uint8_t *rxBuffer; uint32_t rxIndex; uint32_t rxSize; volatile uint8_t status; } I2C_MasterRxContext; static void i2c_state_50_handler(void) { // 1. 从数据寄存器读取刚接收到的字节 g_masterRxCtx.rxBuffer[g_masterRxCtx.rxIndex] I2DAT0; g_masterRxCtx.rxIndex; // 2. 判断是否已收到期望的最后一个字节 if(g_masterRxCtx.rxIndex (g_masterRxCtx.rxSize - 1)) { // 下一个字节将是最后一个应在接收前发送NACK I2CONCLR 0x0C; // 清除SI位和AA位AA0表示下次接收后发NACK } else if (g_masterRxCtx.rxIndex g_masterRxCtx.rxSize) { // 已经收到了最后一个字节上一个周期AA0且进入了0x58状态 // 实际上0x50状态不会在收到最后一个字节后进入最后一个字节对应状态0x58 // 此处应是一个错误处理或不应进入的分支 } else { // 还需要接收更多数据下次继续回复ACK I2CONSET 0x04; // 设置AA位 I2CONCLR 0x08; // 清除SI位 } // 注意对于“发送NACK”的情况清SI在I2CONCLR 0x0C时已完成 }状态 0x58则是主接收模式下收到最后一个字节并回复了NACK后的状态。在此状态中你需要读取最后一个数据字节然后发送停止条件。static void i2c_state_58_handler(void) { // 1. 读取最后一个数据字节 g_masterRxCtx.rxBuffer[g_masterRxCtx.rxIndex] I2DAT0; g_masterRxCtx.status COMPLETED; // 2. 发送停止条件结束本次传输 I2CONSET 0x14; // 设置STO和AA I2CONCLR 0x08; // 清除SI }2.3 从机模式、总线错误与超时处理从机模式的状态机0x60-0xA0, 0xA8-0xC8逻辑与主机类似但由主机驱动。关键在于AA位的管理它决定了从机是否在接收后应答。在从发送模式下0xA8, 0xB8你需要提前在缓冲区准备好数据因为一旦被主机寻址读就必须立即在状态0xA8中加载第一个数据字节到I2DAT。总线错误状态0x00和仲裁丢失状态0x38, 0x68等是必须处理的异常状态。处理原则通常是释放总线设置STO对于仲裁丢失还需设置STA以在总线空闲后重试清除错误标志并重置内部状态机或通知上层应用。实操心得实现超时机制手册提到“可能希望实现超时”这在实际项目中是必须的。I2C总线可能因为从机无响应、线路故障等挂死。一个简单的软件超时实现如下// 在启动传输时启动一个硬件定时器 start_timeout_timer(10); // 例如10ms超时 g_i2c_timeout_flag 0; // 在I2C ISR的完成或错误状态中停止定时器 stop_timeout_timer(); // 定时器中断服务程序 void TIMER_IRQHandler(void) { if(i2c_is_busy()) { g_i2c_timeout_flag 1; // 强制恢复尝试发送停止条件清除SI重置I2C控制寄存器 I2CONSET 0x10; // 尝试STO I2CONCLR 0x28; // 清除SI和STA I2CONCLR 0x40; // 清除I2EN I2CONSET 0x40; // 重新使能I2EN // 重置传输上下文状态为超时错误 } }3. SPI接口配置与主从操作详解SPISerial Peripheral Interface是一种全双工、同步、四线制的串行通信接口。相比I2C它没有复杂的状态机但时钟配置和异常处理有其独特之处。3.1 SPI时钟相位与极性理解CPHA和CPOL这是SPI配置中最容易混淆的部分直接决定了数据采样和驱动的边沿。LPC2101的SPI控制器通过CPOLClock Polarity和CPHAClock Phase两个位来控制。我们可以通过一个简单的决策表来理解CPOLCPHASCK空闲电平数据采样边沿数据驱动边沿适用场景常见00低电平SCK上升沿SCK下降沿多数SPI器件如Flash W25Qxx01低电平SCK下降沿SCK上升沿10高电平SCK下降沿SCK上升沿11高电平SCK上升沿SCK下降沿如何为你的外设选择模式查阅数据手册这是最权威的方法。外设手册的时序图会明确标出数据在哪个时钟边沿需要保持稳定采样点在哪个边沿可以变化。经验法则如果时序图显示数据在SCK的第一个边沿无论上升还是下降就已经有效则通常是CPHA0。如果数据在第二个边沿才有效则是CPHA1。CPOL则直接看SCK空闲时的电平。避坑指南CPHA的设置还影响了从机片选SSEL的行为。当CPHA0时从机在SSEL有效时立即开始监听/驱动数据传输在SSEL无效时结束。当CPHA1时传输在SSEL有效后的第一个有效时钟边沿开始在最后一个采样边沿结束。如果你的从机在CPHA0时工作不正常尝试检查SSEL信号是否在字节间保持了有效。有些从机要求SSEL在字节间必须翻转。3.2 SPI寄存器配置与数据传输流程LPC2101的SPI0由5个主要寄存器控制控制寄存器S0SPCR、状态寄存器S0SPSR、数据寄存器S0SPDR、时钟预分频寄存器S0SPCCR和中断标志寄存器S0SPINT。3.2.1 主模式操作步骤主模式操作遵循一个严格的顺序任何步骤错乱都可能导致数据错误或总线挂起。// SPI主模式初始化 void SPI0_MasterInit(uint8_t cpol, uint8_t cpha, uint32_t bitRate) { // 1. 配置SPI引脚功能 (P0.4: SCK0, P0.5: MISO0, P0.6: MOSI0, P0.7: SSEL0作为GPIO) PINSEL0 (PINSEL0 ~0xFF00) | 0x5500; // P0.4, P0.5, P0.6 设为SPI功能 // 2. 设置SPI时钟分频器。SPI时钟 PCLK / S0SPCCR。S0SPCCR必须为偶数且8。 // 例如PCLK12MHz目标SCK1MHz则 S0SPCCR 12MHz / 1MHz 12。 uint32_t divider getPclk() / bitRate; if(divider 8) divider 8; if(divider 0x01) divider; // 确保为偶数 S0SPCCR divider; // 3. 配置SPI控制寄存器 // BIT 2: 08位传输本例。若需9-16位需设为1并在BITS字段设置。 // BIT 3: CPHA // BIT 4: CPOL // BIT 5: MSTR1主模式 // BIT 6: LSBF0MSB先传 // BIT 7: SPIE0先禁用中断使用查询模式 S0SPCR (15) | (cpol4) | (cpha3); } // SPI主模式阻塞式单字节传输查询方式 uint8_t SPI0_MasterTransferByte(uint8_t txData) { uint8_t rxData 0; // 步骤1 2: 在初始化时已完成 // 步骤3: 将要发送的数据写入SPI数据寄存器启动传输 S0SPDR txData; // 步骤4: 等待传输完成标志SPIF置位 // 注意必须等待S0SPSR的SPIF位而不是中断标志 while( !(S0SPSR (17)) ) { // 可在此处加入超时处理 } // 步骤5: 读取状态寄存器以清除异常标志可选但推荐 volatile uint8_t status S0SPSR; // 读取即清除MODF, ROVR, WCOL, ABRT位 // 步骤6: 读取接收到的数据 rxData S0SPDR; // 步骤7: 如果需要连续传输回到步骤3 return rxData; }3.2.2 从模式操作步骤从模式的操作相对被动但需要注意时序和缓冲区管理。void SPI0_SlaveInit(uint8_t cpol, uint8_t cpha) { // 配置SPI引脚功能MISO需设置为输出 PINSEL0 (PINSEL0 ~0xFF00) | 0x5500; // 配置控制寄存器MSTR0从模式设置CPOL和CPHA与主机匹配 // 从机时钟由主机提供无需设置S0SPCCR S0SPCR (cpol4) | (cpha3); // MSTR位为0 // 可选预加载一个要发送的字节如果从机需要主动发送数据 // S0SPDR initialData; } // 从机查询式接收非典型通常用中断 uint8_t SPI0_SlavePollReceive(void) { if(S0SPSR (17)) { // 检查SPIF位 volatile uint8_t status S0SPSR; // 读状态清标志 uint8_t data S0SPDR; // 读取数据 // 可以在此处准备下一个要发送的字节 // S0SPDR nextTxData; return data; } return 0xFF; // 或定义一个错误码 }3.3 SPI异常条件处理与调试技巧SPI状态寄存器S0SPSR中的几个错误标志位是调试的宝贵工具。标志位名称触发条件清除方式排查思路MODF模式错误主机模式下SSEL引脚被拉低另一个主机试图将其作为从机。1. 读S0SPSR。2. 写S0SPCR。检查硬件连接确认SSEL引脚在主机模式下是否被意外触发或配置为输入模式。ROVR读溢出接收缓冲区已有数据SPIF1未读新数据又接收完成。读S0SPSR。检查代码是否及时读取S0SPDR。在高速或中断驱动传输中确保ISR执行时间足够短或使用DMA。WCOL写冲突在SPI传输正在进行时SPIF0向S0SPDR写入数据。1. 读S0SPSR。2. 访问S0SPDR读或写。确保只在传输开始前SPIF1时或传输刚结束后写入数据。使用while(!(S0SPSR (17)));等待传输完成。ABRT从机中止从机模式下SSEL在传输完成前变高。读S0SPSR。检查主机SSEL控制时序确保其在传输期间保持有效低电平。检查CPHA设置是否与主机匹配这影响了SSEL的保持时间要求。调试技巧在开发初期可以在SPI读写函数中加入对S0SPSR错误位的检查并打印或记录错误信息。例如在SPI0_MasterTransferByte函数的等待循环后可以这样检查uint8_t status S0SPSR; if(status (14)) { // MODF log_error(SPI Mode Fault!); // 恢复操作重新初始化SPI控制寄存器 S0SPCR (15) | (cpol4) | (cpha3); } if(status (16)) { // WCOL log_warning(SPI Write Collision.); }这能帮你快速定位是硬件连接问题、时序问题还是软件逻辑问题。4. 项目实战构建一个可靠的I2CSPI设备驱动层理解了原理和状态机最终要落地到代码。一个好的驱动层应该做到硬件抽象、操作简便且鲁棒性强。4.1 驱动层设计状态封装与异步处理对于I2C我们可以封装一个状态机引擎将26个状态的处理函数用函数指针数组组织起来使ISR极其简洁。// 定义状态处理函数类型 typedef void (*i2c_state_handler_t)(void); // 声明26个状态处理函数部分 void i2c_state_00_handler(void); // 总线错误 void i2c_state_08_handler(void); // 起始发送 // ... 其他状态 void i2c_state_F8_handler(void); // 无状态信息 // 状态处理函数查找表 const i2c_state_handler_t i2c_state_table[0x100] { [0x00] i2c_state_00_handler, [0x08] i2c_state_08_handler, [0x10] i2c_state_08_handler, // 0x10复用0x08的处理 [0x18] i2c_state_18_handler, [0x20] i2c_state_20_handler, // ... 填充所有已知状态 // 所有未定义状态指向一个安全处理函数 }; // 精简的I2C中断服务程序 void I2C0_IRQHandler(void) { uint8_t status I2STAT0 0xF8; // 取高5位状态码 i2c_state_handler_t handler i2c_state_table[status]; if(handler) { handler(); } else { // 遇到未知状态安全处理尝试释放总线清除SI I2CONCLR 0x28; // 清除SI和STA I2CONSET 0x14; // 发送STOP } }对于SPI我们可以实现一个基于环形缓冲区Ring Buffer的异步收发引擎特别适合需要连续传输数据的场景如驱动TFT屏。typedef struct { uint8_t *tx_buf; uint8_t *rx_buf; volatile uint16_t tx_head; volatile uint16_t tx_tail; volatile uint16_t rx_head; volatile uint16_t rx_tail; uint16_t buf_size; volatile uint8_t is_busy; } spi_async_ctx_t; void SPI0_DMA_Init(void) { // 配置SPI中断使能TX空和RX满中断 // 配置DMA通道将内存缓冲区与SPI数据寄存器关联 // 启动传输时只需设置好DMA源/目标地址和长度并启动DMA和SPI } // 用户只需调用此函数提交数据 uint8_t SPI0_AsyncTransmit(uint8_t *data, uint32_t len) { // 将数据拷贝到tx_buf更新指针 // 如果SPI空闲则启动第一次传输写入S0SPDR // 后续传输由TX空中断自动推进 }4.2 常见问题排查速查表在实际项目中通信失败时可以按以下顺序排查现象可能原因I2C可能原因SPI排查步骤完全无响应1. 上拉电阻缺失或阻值不对典型4.7kΩ。2. 引脚功能未配置为I2C。3. 从机地址错误。4. 总线被锁死SCL被拉低。1.SSEL线未正确拉低从机或控制主机。2.CPOL/CPHA模式不匹配。3. 时钟频率过高。4. 引脚功能配置错误。1. 用示波器或逻辑分析仪看SCL/SDA或SCK/MOSI是否有波形。2. 检查所有相关GPIO的引脚功能配置寄存器如PINSEL0。3. 核对从机设备地址或SSEL引脚电平。能收到ACK但数据错误1. 时序问题时钟速度过快。2. 中断处理中SI清除时机不对。3. 从机供电或电平不匹配。1.CPOL/CPHA设置错误导致数据采样边沿不对。2. 时钟极性错误数据在错误电平被锁存。3. 存在信号完整性问题过冲、振铃。1.降低通信速率测试。2. 用逻辑分析仪捕获完整时序对照数据手册检查CPOL/CPHA。3. 检查I2CONCLR和S0SPSR的操作顺序是否符合规范。随机性失败1. 总线竞争多主仲裁失败处理不当。2. 中断服务程序执行时间过长错过响应。3. 电源噪声。1. 主从之间地线噪声大。2.SSEL信号受到干扰。3. 长距离传输未加缓冲。1. 在I2C ISR中检查并处理状态0x38仲裁丢失。2. 优化ISR代码只做最必要的操作标志位处理放到主循环。3. 检查PCB布局确保电源去耦信号线远离噪声源。只能发送/接收一次1. 传输完成状态如0x28结尾未正确设置STO或未重置传输标志。2. 从机模式AA位在接收完数据后未正确置位。1. 传输完成后SPIF标志未正确清除需读S0SPSR再读/写S0SPDR。2. 从机模式下未在SSEL再次有效前预装新的发送数据到S0SPDR。1. 单步调试观察每次传输后的状态寄存器值和控制寄存器设置。2. 检查代码中传输结束后的状态清理和上下文重置逻辑。4.3 性能优化与进阶思考当系统复杂度增加对通信速率和实时性要求提高时需要考虑以下优化I2C时钟拉伸Clock Stretching某些低速从机如某些传感器会在处理数据时拉低SCL主机必须等待。LPC2101的I2C硬件支持此功能但在软件状态机处理中遇到从机拉伸时状态会暂停在某个状态SI不会立即置位直到从机释放SCL。你的代码必须能容忍这种延迟避免使用死等超时。SPI DMA应用对于大批量数据传送如图像刷新使用DMA可以极大解放CPU。你需要配置DMA通道的源地址内存、目标地址S0SPDR并设置传输宽度和触发源可能是SPI发送空或接收满标志。同时要处理好DMA传输完成中断以进行缓冲区切换或通知任务完成。多主I2C总线管理在有多主机的系统中除了处理仲裁丢失还需要实现一个应用层的总线访问协议如令牌环或基于优先级的竞争以避免频繁仲裁降低效率。这通常需要在状态0x38仲裁丢失处理函数中加入一个随机退避时间后再重试的机制。最后再分享一个我调试I2C总线锁死的终极“绝招”如果软件无法恢复尝试在程序中先后将SDA和SCL引脚临时配置为通用输出口GPIO然后模拟I2C协议时序手动发送9个时钟脉冲不关心数据这通常能让陷入死锁的从设备释放SDA线从而让总线恢复。当然这只是应急之法根本原因还需从硬件和软件状态机逻辑上寻找。
LPC2101 I2C与SPI通信实战：从状态机到驱动设计的嵌入式开发指南
1. 项目概述深入LPC2101的I2C与SPI通信核心在嵌入式开发领域尤其是面对像NXP LXP2101/02/03这类经典的ARM7微控制器时I2C和SPI通信是绕不开的“基本功”。手册里密密麻麻的寄存器描述和状态流程图常常让新手望而却步而老手也可能在调试复杂的多主从通信时感到棘手。我接触过不少项目从简单的温湿度传感器读取到复杂的多节点总线网络核心的通信可靠性问题往往就出在对这两个接口状态机和工作原理的理解深度上。很多人只是照搬例程一旦时序不对或者遇到总线冲突就完全不知道如何下手排查。这份指南的目的就是帮你把NXP官方手册UM10161里那些抽象的寄存器位和状态码翻译成可以实际操作的、有血有肉的代码逻辑和调试思路。我们不止步于“怎么配置”更要深挖“为什么要这样配置”以及“出错了该怎么办”。无论是I2C那精细的26个状态机流转还是SPI那看似简单却暗藏玄机的时钟相位配置我都会结合我踩过的坑和总结的经验带你从硬件原理层走到软件实现层最终让你能独立设计出稳定、高效的嵌入式通信模块。2. I2C接口深度解析与状态机实战LPC2101系列包含两个I2C接口I2C0和I2C1它们完全符合标准的I2C总线规范并通过一个基于中断的状态机来管理所有总线操作。理解这个状态机是驾驭I2C接口的关键。2.1 I2C硬件架构与核心寄存器精讲I2C总线仅需两根线串行数据线SDA和串行时钟线SCL。LPC2101的I2C控制器作为总线上的一个节点可以配置为主设备Master或从设备Slave甚至支持多主竞争仲裁。其操作主要围绕四个寄存器展开I2CONSET (I2C控制置位寄存器) / I2CONCLR (I2C控制清零寄存器)这是控制状态机的“方向盘”。我们通过向I2CONSET写入特定值来置位标志位如STA启动、STO停止、AA应答通过I2CONCLR来清零标志位主要是SI中断标志。特别注意AAAssert Acknowledge位是理解从机行为的关键它决定设备在下一次接收字节后是否发出ACK信号。I2DAT (I2C数据寄存器)发送和接收的数据都通过这个8位寄存器交换。一个极易出错的地方是在SI中断标志置位后你必须先根据状态码I2STAT进行相应处理如读/写I2DAT然后再清除SI标志。顺序错了通信立刻失败。I2STAT (I2C状态寄存器)这是一个只读寄存器保存了最近一次I2C中断产生时的8位状态码。这8位状态码的高5位是固定格式低3位根据状态不同有意义。我们的整个中断服务程序ISR就是围绕这26个可能的状态码0x00, 0x08, 0x10, ... 0xF8展开的分支处理。I2SCLH / I2SCLL (高/低电平占空比寄存器)这两个寄存器共同设置SCL时钟频率。I2SCLH定义SCL高电平周期I2SCLL定义低电平周期。总线频率 PCLK / (I2SCLH I2SCLL)。在初始化时务必根据系统时钟PCLK和所需I2C速率如100kHz标准模式400kHz快速模式正确计算并设置。实操心得在调试初期我强烈建议将I2C速率设置为较低的100kHz甚至更低。更高的速率虽然诱人但对总线布线、上拉电阻和代码执行时序的要求呈指数级增长在硬件和软件未充分验证时低速模式是避免玄学问题的最佳选择。2.2 26状态机全流程拆解与代码实现手册列出了26个状态但我们可以按其服务的模式进行归类理解公共状态、主发送、主接收、从接收、从发送。下面我将用更贴近代码的伪代码和流程图思维来解析关键状态。2.2.1 初始化与主模式发起流程任何I2C操作开始前必须正确初始化。无论是主是从都需要设置自身地址和时钟。// I2C 初始化示例 (以I2C0为例) void I2C0_Init(uint8_t ownSlaveAddr, uint32_t busSpeedHz) { // 1. 使能I2C0模块电源和时钟依赖于具体系统时钟配置此处略 // 2. 设置I2C引脚功能为SDA0和SCL0P0.2, P0.3 PINSEL0 (PINSEL0 ~0xF0) | 0x50; // 设置P0.2和P0.3为I2C功能 // 3. 设置I2C时钟速率 uint32_t pulseWidth (getPclk() busSpeedHz / 2) / busSpeedHz; // 计算一个周期对应的时钟数 I2SCLH pulseWidth / 2; // 假设占空比50% I2SCLL pulseWidth - I2SCLH; // 4. 设置自身从机地址即使仅做主设备也建议设置以备不时之需 I2ADR0 ownSlaveAddr 0xFE; // 确保地址位最低位为0写位 // 5. 使能I2C中断并设置初始控制字 // 0x44 I2EN (1) | AA (1) | SI, STO, STA 均为0 // I2EN: 使能I2C接口。AA: 置1表示在寻址阶段后如果地址匹配将回复ACK。 I2CONSET 0x44; // 6. 在NVIC中使能I2C0中断代码依赖于具体CMSIS或寄存器操作此处略 }作为主设备发起一次写传输Master Transmit的流程始于设置STA位。但手册的“Start Master Transmit function”描述过于简略。在实际编程中你需要维护一个传输上下文。// 主发送上下文结构 typedef struct { uint8_t slaveAddr; // 目标从机地址7位 uint8_t *txBuffer; // 发送数据缓冲区指针 uint32_t txIndex; // 当前发送位置索引 uint32_t txSize; // 待发送数据总长度 volatile uint8_t status; // 传输状态忙/完成/错误 } I2C_MasterTxContext; I2C_MasterTxContext g_masterTxCtx; // 启动一次主发送非阻塞由中断驱动 uint8_t I2C0_MasterStartTx(uint8_t addr, uint8_t *data, uint32_t len) { if(g_masterTxCtx.status BUSY) return BUSY; // 检查是否忙 g_masterTxCtx.slaveAddr addr 1; // 左移一位最低位为0表示写 g_masterTxCtx.txBuffer data; g_masterTxCtx.txIndex 0; g_masterTxCtx.txSize len; g_masterTxCtx.status BUSY; // 关键步骤设置STA位产生起始条件 I2CONSET 0x20; // 仅设置STA位为1 // 此后硬件将控制总线产生START信号并进入状态机流程 // 具体状态处理在中断服务程序(ISR)中完成 return OK; }当STA位设置后硬件自动产生START条件随后进入状态0x08。这里有一个至关重要的细节状态0x08和0x10重复起始条件的入口处理逻辑几乎一致都是发送“从机地址R/W位”。这意味着你的状态处理函数可以将这两个状态合并处理通过判断是首次启动0x08还是重复启动0x10来执行一些特定的上下文重置操作如果需要。2.2.2 中断服务程序ISR与状态分发I2C中断是状态机的驱动核心。ISR的首要任务就是读取I2STAT然后跳转到对应的状态处理程序。void I2C0_IRQHandler(void) { uint8_t status I2STAT0; // 读取状态寄存器这是状态机的“钥匙” // 使用switch-case进行状态分发这是最清晰的方式 switch(status) { case 0x08: // 起始条件已发送 case 0x10: // 重复起始条件已发送 i2c_state_08_10_handler(status); break; case 0x18: // 从机地址W已发送收到ACK i2c_state_18_handler(); break; case 0x28: // 数据已发送收到ACK i2c_state_28_handler(); break; case 0x40: // 从机地址R已发送收到ACK i2c_state_40_handler(); break; case 0x50: // 数据已接收已返回ACK i2c_state_50_handler(); break; // ... 处理其他必要状态 case 0x00: // 总线错误 i2c_state_00_handler(); break; case 0x38: // 仲裁丢失 i2c_state_38_handler(); break; default: // 对于未实现或不关心的状态也必须清除SI标志否则中断会挂死 I2CONCLR 0x08; // 清除SI位 break; } }2.2.3 关键状态处理示例与陷阱规避让我们深入两个最核心的状态看看代码具体怎么写以及有哪些坑。状态 0x28 (主发送模式数据已发送且收到ACK)这是主发送模式下的核心数据推进状态。手册描述的逻辑是如果这是最后一个字节就发送停止条件否则发送下一个字节。static void i2c_state_28_handler(void) { // 1. 递减数据计数器判断是否已是最后一个字节 g_masterTxCtx.txIndex; if(g_masterTxCtx.txIndex g_masterTxCtx.txSize) { // 是最后一个字节发送停止条件并结束传输 I2CONSET 0x14; // 设置STO和AA位。STO1产生停止条件AA1为后续操作做准备。 g_masterTxCtx.status COMPLETED; } else { // 不是最后一个字节发送下一个数据字节 I2DAT0 g_masterTxCtx.txBuffer[g_masterTxCtx.txIndex]; // 加载下一个数据 I2CONSET 0x04; // 设置AA位为接收下一个ACK做准备 } // 2. 清除SI中断标志释放总线控制权让硬件继续操作 I2CONCLR 0x08; // 清除SI位。注意必须先处理数据/设置控制位再清SI }注意事项I2CONCLR 0x08这条指令的时机至关重要。必须在完成本状态所有必要操作如写I2DAT、设置AA之后执行。一旦清除SI硬件才会根据你刚刚设置的控制位STA,STO,AA和当前总线情况执行下一步操作并产生下一个状态。顺序反了状态机就会乱套。状态 0x50 (主接收模式数据已接收且已返回ACK)这是主接收模式下读取数据的状态。这里有一个关键决策点是否期待接收更多数据这通过AA位来控制。// 主接收上下文 typedef struct { uint8_t slaveAddr; uint8_t *rxBuffer; uint32_t rxIndex; uint32_t rxSize; volatile uint8_t status; } I2C_MasterRxContext; static void i2c_state_50_handler(void) { // 1. 从数据寄存器读取刚接收到的字节 g_masterRxCtx.rxBuffer[g_masterRxCtx.rxIndex] I2DAT0; g_masterRxCtx.rxIndex; // 2. 判断是否已收到期望的最后一个字节 if(g_masterRxCtx.rxIndex (g_masterRxCtx.rxSize - 1)) { // 下一个字节将是最后一个应在接收前发送NACK I2CONCLR 0x0C; // 清除SI位和AA位AA0表示下次接收后发NACK } else if (g_masterRxCtx.rxIndex g_masterRxCtx.rxSize) { // 已经收到了最后一个字节上一个周期AA0且进入了0x58状态 // 实际上0x50状态不会在收到最后一个字节后进入最后一个字节对应状态0x58 // 此处应是一个错误处理或不应进入的分支 } else { // 还需要接收更多数据下次继续回复ACK I2CONSET 0x04; // 设置AA位 I2CONCLR 0x08; // 清除SI位 } // 注意对于“发送NACK”的情况清SI在I2CONCLR 0x0C时已完成 }状态 0x58则是主接收模式下收到最后一个字节并回复了NACK后的状态。在此状态中你需要读取最后一个数据字节然后发送停止条件。static void i2c_state_58_handler(void) { // 1. 读取最后一个数据字节 g_masterRxCtx.rxBuffer[g_masterRxCtx.rxIndex] I2DAT0; g_masterRxCtx.status COMPLETED; // 2. 发送停止条件结束本次传输 I2CONSET 0x14; // 设置STO和AA I2CONCLR 0x08; // 清除SI }2.3 从机模式、总线错误与超时处理从机模式的状态机0x60-0xA0, 0xA8-0xC8逻辑与主机类似但由主机驱动。关键在于AA位的管理它决定了从机是否在接收后应答。在从发送模式下0xA8, 0xB8你需要提前在缓冲区准备好数据因为一旦被主机寻址读就必须立即在状态0xA8中加载第一个数据字节到I2DAT。总线错误状态0x00和仲裁丢失状态0x38, 0x68等是必须处理的异常状态。处理原则通常是释放总线设置STO对于仲裁丢失还需设置STA以在总线空闲后重试清除错误标志并重置内部状态机或通知上层应用。实操心得实现超时机制手册提到“可能希望实现超时”这在实际项目中是必须的。I2C总线可能因为从机无响应、线路故障等挂死。一个简单的软件超时实现如下// 在启动传输时启动一个硬件定时器 start_timeout_timer(10); // 例如10ms超时 g_i2c_timeout_flag 0; // 在I2C ISR的完成或错误状态中停止定时器 stop_timeout_timer(); // 定时器中断服务程序 void TIMER_IRQHandler(void) { if(i2c_is_busy()) { g_i2c_timeout_flag 1; // 强制恢复尝试发送停止条件清除SI重置I2C控制寄存器 I2CONSET 0x10; // 尝试STO I2CONCLR 0x28; // 清除SI和STA I2CONCLR 0x40; // 清除I2EN I2CONSET 0x40; // 重新使能I2EN // 重置传输上下文状态为超时错误 } }3. SPI接口配置与主从操作详解SPISerial Peripheral Interface是一种全双工、同步、四线制的串行通信接口。相比I2C它没有复杂的状态机但时钟配置和异常处理有其独特之处。3.1 SPI时钟相位与极性理解CPHA和CPOL这是SPI配置中最容易混淆的部分直接决定了数据采样和驱动的边沿。LPC2101的SPI控制器通过CPOLClock Polarity和CPHAClock Phase两个位来控制。我们可以通过一个简单的决策表来理解CPOLCPHASCK空闲电平数据采样边沿数据驱动边沿适用场景常见00低电平SCK上升沿SCK下降沿多数SPI器件如Flash W25Qxx01低电平SCK下降沿SCK上升沿10高电平SCK下降沿SCK上升沿11高电平SCK上升沿SCK下降沿如何为你的外设选择模式查阅数据手册这是最权威的方法。外设手册的时序图会明确标出数据在哪个时钟边沿需要保持稳定采样点在哪个边沿可以变化。经验法则如果时序图显示数据在SCK的第一个边沿无论上升还是下降就已经有效则通常是CPHA0。如果数据在第二个边沿才有效则是CPHA1。CPOL则直接看SCK空闲时的电平。避坑指南CPHA的设置还影响了从机片选SSEL的行为。当CPHA0时从机在SSEL有效时立即开始监听/驱动数据传输在SSEL无效时结束。当CPHA1时传输在SSEL有效后的第一个有效时钟边沿开始在最后一个采样边沿结束。如果你的从机在CPHA0时工作不正常尝试检查SSEL信号是否在字节间保持了有效。有些从机要求SSEL在字节间必须翻转。3.2 SPI寄存器配置与数据传输流程LPC2101的SPI0由5个主要寄存器控制控制寄存器S0SPCR、状态寄存器S0SPSR、数据寄存器S0SPDR、时钟预分频寄存器S0SPCCR和中断标志寄存器S0SPINT。3.2.1 主模式操作步骤主模式操作遵循一个严格的顺序任何步骤错乱都可能导致数据错误或总线挂起。// SPI主模式初始化 void SPI0_MasterInit(uint8_t cpol, uint8_t cpha, uint32_t bitRate) { // 1. 配置SPI引脚功能 (P0.4: SCK0, P0.5: MISO0, P0.6: MOSI0, P0.7: SSEL0作为GPIO) PINSEL0 (PINSEL0 ~0xFF00) | 0x5500; // P0.4, P0.5, P0.6 设为SPI功能 // 2. 设置SPI时钟分频器。SPI时钟 PCLK / S0SPCCR。S0SPCCR必须为偶数且8。 // 例如PCLK12MHz目标SCK1MHz则 S0SPCCR 12MHz / 1MHz 12。 uint32_t divider getPclk() / bitRate; if(divider 8) divider 8; if(divider 0x01) divider; // 确保为偶数 S0SPCCR divider; // 3. 配置SPI控制寄存器 // BIT 2: 08位传输本例。若需9-16位需设为1并在BITS字段设置。 // BIT 3: CPHA // BIT 4: CPOL // BIT 5: MSTR1主模式 // BIT 6: LSBF0MSB先传 // BIT 7: SPIE0先禁用中断使用查询模式 S0SPCR (15) | (cpol4) | (cpha3); } // SPI主模式阻塞式单字节传输查询方式 uint8_t SPI0_MasterTransferByte(uint8_t txData) { uint8_t rxData 0; // 步骤1 2: 在初始化时已完成 // 步骤3: 将要发送的数据写入SPI数据寄存器启动传输 S0SPDR txData; // 步骤4: 等待传输完成标志SPIF置位 // 注意必须等待S0SPSR的SPIF位而不是中断标志 while( !(S0SPSR (17)) ) { // 可在此处加入超时处理 } // 步骤5: 读取状态寄存器以清除异常标志可选但推荐 volatile uint8_t status S0SPSR; // 读取即清除MODF, ROVR, WCOL, ABRT位 // 步骤6: 读取接收到的数据 rxData S0SPDR; // 步骤7: 如果需要连续传输回到步骤3 return rxData; }3.2.2 从模式操作步骤从模式的操作相对被动但需要注意时序和缓冲区管理。void SPI0_SlaveInit(uint8_t cpol, uint8_t cpha) { // 配置SPI引脚功能MISO需设置为输出 PINSEL0 (PINSEL0 ~0xFF00) | 0x5500; // 配置控制寄存器MSTR0从模式设置CPOL和CPHA与主机匹配 // 从机时钟由主机提供无需设置S0SPCCR S0SPCR (cpol4) | (cpha3); // MSTR位为0 // 可选预加载一个要发送的字节如果从机需要主动发送数据 // S0SPDR initialData; } // 从机查询式接收非典型通常用中断 uint8_t SPI0_SlavePollReceive(void) { if(S0SPSR (17)) { // 检查SPIF位 volatile uint8_t status S0SPSR; // 读状态清标志 uint8_t data S0SPDR; // 读取数据 // 可以在此处准备下一个要发送的字节 // S0SPDR nextTxData; return data; } return 0xFF; // 或定义一个错误码 }3.3 SPI异常条件处理与调试技巧SPI状态寄存器S0SPSR中的几个错误标志位是调试的宝贵工具。标志位名称触发条件清除方式排查思路MODF模式错误主机模式下SSEL引脚被拉低另一个主机试图将其作为从机。1. 读S0SPSR。2. 写S0SPCR。检查硬件连接确认SSEL引脚在主机模式下是否被意外触发或配置为输入模式。ROVR读溢出接收缓冲区已有数据SPIF1未读新数据又接收完成。读S0SPSR。检查代码是否及时读取S0SPDR。在高速或中断驱动传输中确保ISR执行时间足够短或使用DMA。WCOL写冲突在SPI传输正在进行时SPIF0向S0SPDR写入数据。1. 读S0SPSR。2. 访问S0SPDR读或写。确保只在传输开始前SPIF1时或传输刚结束后写入数据。使用while(!(S0SPSR (17)));等待传输完成。ABRT从机中止从机模式下SSEL在传输完成前变高。读S0SPSR。检查主机SSEL控制时序确保其在传输期间保持有效低电平。检查CPHA设置是否与主机匹配这影响了SSEL的保持时间要求。调试技巧在开发初期可以在SPI读写函数中加入对S0SPSR错误位的检查并打印或记录错误信息。例如在SPI0_MasterTransferByte函数的等待循环后可以这样检查uint8_t status S0SPSR; if(status (14)) { // MODF log_error(SPI Mode Fault!); // 恢复操作重新初始化SPI控制寄存器 S0SPCR (15) | (cpol4) | (cpha3); } if(status (16)) { // WCOL log_warning(SPI Write Collision.); }这能帮你快速定位是硬件连接问题、时序问题还是软件逻辑问题。4. 项目实战构建一个可靠的I2CSPI设备驱动层理解了原理和状态机最终要落地到代码。一个好的驱动层应该做到硬件抽象、操作简便且鲁棒性强。4.1 驱动层设计状态封装与异步处理对于I2C我们可以封装一个状态机引擎将26个状态的处理函数用函数指针数组组织起来使ISR极其简洁。// 定义状态处理函数类型 typedef void (*i2c_state_handler_t)(void); // 声明26个状态处理函数部分 void i2c_state_00_handler(void); // 总线错误 void i2c_state_08_handler(void); // 起始发送 // ... 其他状态 void i2c_state_F8_handler(void); // 无状态信息 // 状态处理函数查找表 const i2c_state_handler_t i2c_state_table[0x100] { [0x00] i2c_state_00_handler, [0x08] i2c_state_08_handler, [0x10] i2c_state_08_handler, // 0x10复用0x08的处理 [0x18] i2c_state_18_handler, [0x20] i2c_state_20_handler, // ... 填充所有已知状态 // 所有未定义状态指向一个安全处理函数 }; // 精简的I2C中断服务程序 void I2C0_IRQHandler(void) { uint8_t status I2STAT0 0xF8; // 取高5位状态码 i2c_state_handler_t handler i2c_state_table[status]; if(handler) { handler(); } else { // 遇到未知状态安全处理尝试释放总线清除SI I2CONCLR 0x28; // 清除SI和STA I2CONSET 0x14; // 发送STOP } }对于SPI我们可以实现一个基于环形缓冲区Ring Buffer的异步收发引擎特别适合需要连续传输数据的场景如驱动TFT屏。typedef struct { uint8_t *tx_buf; uint8_t *rx_buf; volatile uint16_t tx_head; volatile uint16_t tx_tail; volatile uint16_t rx_head; volatile uint16_t rx_tail; uint16_t buf_size; volatile uint8_t is_busy; } spi_async_ctx_t; void SPI0_DMA_Init(void) { // 配置SPI中断使能TX空和RX满中断 // 配置DMA通道将内存缓冲区与SPI数据寄存器关联 // 启动传输时只需设置好DMA源/目标地址和长度并启动DMA和SPI } // 用户只需调用此函数提交数据 uint8_t SPI0_AsyncTransmit(uint8_t *data, uint32_t len) { // 将数据拷贝到tx_buf更新指针 // 如果SPI空闲则启动第一次传输写入S0SPDR // 后续传输由TX空中断自动推进 }4.2 常见问题排查速查表在实际项目中通信失败时可以按以下顺序排查现象可能原因I2C可能原因SPI排查步骤完全无响应1. 上拉电阻缺失或阻值不对典型4.7kΩ。2. 引脚功能未配置为I2C。3. 从机地址错误。4. 总线被锁死SCL被拉低。1.SSEL线未正确拉低从机或控制主机。2.CPOL/CPHA模式不匹配。3. 时钟频率过高。4. 引脚功能配置错误。1. 用示波器或逻辑分析仪看SCL/SDA或SCK/MOSI是否有波形。2. 检查所有相关GPIO的引脚功能配置寄存器如PINSEL0。3. 核对从机设备地址或SSEL引脚电平。能收到ACK但数据错误1. 时序问题时钟速度过快。2. 中断处理中SI清除时机不对。3. 从机供电或电平不匹配。1.CPOL/CPHA设置错误导致数据采样边沿不对。2. 时钟极性错误数据在错误电平被锁存。3. 存在信号完整性问题过冲、振铃。1.降低通信速率测试。2. 用逻辑分析仪捕获完整时序对照数据手册检查CPOL/CPHA。3. 检查I2CONCLR和S0SPSR的操作顺序是否符合规范。随机性失败1. 总线竞争多主仲裁失败处理不当。2. 中断服务程序执行时间过长错过响应。3. 电源噪声。1. 主从之间地线噪声大。2.SSEL信号受到干扰。3. 长距离传输未加缓冲。1. 在I2C ISR中检查并处理状态0x38仲裁丢失。2. 优化ISR代码只做最必要的操作标志位处理放到主循环。3. 检查PCB布局确保电源去耦信号线远离噪声源。只能发送/接收一次1. 传输完成状态如0x28结尾未正确设置STO或未重置传输标志。2. 从机模式AA位在接收完数据后未正确置位。1. 传输完成后SPIF标志未正确清除需读S0SPSR再读/写S0SPDR。2. 从机模式下未在SSEL再次有效前预装新的发送数据到S0SPDR。1. 单步调试观察每次传输后的状态寄存器值和控制寄存器设置。2. 检查代码中传输结束后的状态清理和上下文重置逻辑。4.3 性能优化与进阶思考当系统复杂度增加对通信速率和实时性要求提高时需要考虑以下优化I2C时钟拉伸Clock Stretching某些低速从机如某些传感器会在处理数据时拉低SCL主机必须等待。LPC2101的I2C硬件支持此功能但在软件状态机处理中遇到从机拉伸时状态会暂停在某个状态SI不会立即置位直到从机释放SCL。你的代码必须能容忍这种延迟避免使用死等超时。SPI DMA应用对于大批量数据传送如图像刷新使用DMA可以极大解放CPU。你需要配置DMA通道的源地址内存、目标地址S0SPDR并设置传输宽度和触发源可能是SPI发送空或接收满标志。同时要处理好DMA传输完成中断以进行缓冲区切换或通知任务完成。多主I2C总线管理在有多主机的系统中除了处理仲裁丢失还需要实现一个应用层的总线访问协议如令牌环或基于优先级的竞争以避免频繁仲裁降低效率。这通常需要在状态0x38仲裁丢失处理函数中加入一个随机退避时间后再重试的机制。最后再分享一个我调试I2C总线锁死的终极“绝招”如果软件无法恢复尝试在程序中先后将SDA和SCL引脚临时配置为通用输出口GPIO然后模拟I2C协议时序手动发送9个时钟脉冲不关心数据这通常能让陷入死锁的从设备释放SDA线从而让总线恢复。当然这只是应急之法根本原因还需从硬件和软件状态机逻辑上寻找。
