1. FPGA驱动LCD的核心原理第一次接触FPGA驱动LCD时我被那些密密麻麻的时序图吓到了。但真正理解后才发现这就像指挥一支交响乐团——只要掌握好每个乐器的入场时间就能演奏出完美的乐章。LCD显示的本质就是FPGA按照严格的时间要求通过控制信号和数据线告诉每个像素点该显示什么颜色。液晶显示器(LCD)的工作原理其实很有趣。想象一下三明治最下面是背光层就像舞台的灯光中间是液晶分子层相当于可以旋转的百叶窗最上面是彩色滤光片把白光分解成红绿蓝三原色。当我们给液晶分子施加电压时它们会旋转角度控制通过的光线强弱从而形成不同的颜色和亮度。FPGA与LCD的通信主要依靠几种标准接口协议RGB接口最常见的并行接口使用DCLK(像素时钟)、HSYNC(行同步)、VSYNC(场同步)和DE(数据使能)等信号线8080接口另一种并行接口采用RD/WR读写控制信号SPI/I2C串行接口适合小尺寸LCD模块以RGB接口为例工作时序就像扫描一张纸VSYNC信号表示开始新的一帧(整张纸)HSYNC信号表示开始新的一行(纸的一行)每个DCLK时钟周期传输一个像素点的RGB数据DE信号指示有效数据区域2. 硬件时序的精确控制时序控制是FPGA驱动LCD最关键的环节。记得我第一次调试时屏幕要么花屏要么闪烁折腾了一周才发现是时序参数差了几个时钟周期。LCD的时序参数通常包括参数类型说明典型值(800x480屏)H_SYNC行同步脉宽128个时钟周期H_BACK行后沿88个时钟周期H_DISP行有效数据800个时钟周期H_FRONT行前沿40个时钟周期V_SYNC场同步脉宽2个行周期V_BACK场后沿33个行周期V_DISP场有效数据480个行周期V_FRONT场前沿10个行周期用Verilog实现时序控制时我通常会创建两个计数器// 行计数器 always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) h_cnt 11d0; else begin if(h_cnt h_total - 1b1) h_cnt 11d0; else h_cnt h_cnt 1b1; end end // 场计数器 always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) v_cnt 11d0; else if(h_cnt h_total - 1b1) begin if(v_cnt v_total - 1b1) v_cnt 11d0; else v_cnt v_cnt 1b1; end end实际项目中我总结出几个调试技巧先用示波器检查HSYNC、VSYNC和DCLK信号是否正常确保数据在DE有效期内稳定不同LCD面板的时序参数可能有细微差别要仔细查阅手册时钟频率不要超过LCD支持的最大值3. 自动识别LCD屏幕参数为了让驱动代码适配不同分辨率的LCD屏幕我设计了一个自动识别方案。这个灵感来自HDMI的EDID技术但实现更简单。通过读取LCD控制器的ID寄存器可以获取屏幕的基本信息。module rd_id( input clk, input rst_n, input [15:0] lcd_rgb, // RGB数据线用于读取ID output reg [15:0] lcd_id ); reg rd_flag; always (posedge clk or negedge rst_n) begin if(!rst_n) begin rd_flag 1b0; lcd_id 16d0; end else if(rd_flag 1b0) begin rd_flag 1b1; case({lcd_rgb[4],lcd_rgb[10],lcd_rgb[15]}) 3b000 : lcd_id 16h4342; // 4.3寸 480x272 3b001 : lcd_id 16h7084; // 7寸 800x480 3b010 : lcd_id 16h7016; // 7寸 1024x600 3b100 : lcd_id 16h4384; // 4.3寸 800x480 3b101 : lcd_id 16h1018; // 10.1寸 1280x800 default: lcd_id 16h0; endcase end end endmodule识别出屏幕ID后就可以配置相应的时钟分频参数module clk_div( input clk, // 50MHz input rst_n, input [15:0] lcd_id, output reg lcd_pclk ); reg clk_25m; reg clk_12_5m; reg div_4_cnt; // 生成25MHz和12.5MHz时钟 always (posedge clk or negedge rst_n) begin if(!rst_n) begin clk_25m 1b0; clk_12_5m 1b0; div_4_cnt 1b0; end else begin clk_25m ~clk_25m; div_4_cnt div_4_cnt 1b1; if(div_4_cnt 1b1) clk_12_5m ~clk_12_5m; end end // 根据LCD ID选择像素时钟 always (*) begin case(lcd_id) 16h4342 : lcd_pclk clk_12_5m; // 12.5MHz 16h7084 : lcd_pclk clk_25m; // 25MHz 16h7016 : lcd_pclk clk; // 50MHz 16h4384 : lcd_pclk clk_25m; 16h1018 : lcd_pclk clk; default : lcd_pclk 0; endcase end endmodule在实际应用中这种自动识别机制大大提高了代码的复用性。我只需要准备不同分辨率的时序参数表代码就能自动适配各种屏幕。4. 字符与图片显示的实现显示字符和图片是LCD最基础的功能但实现起来有不少技巧。我最初尝试显示汉字时字符总是错位后来发现是点阵数据对齐的问题。4.1 字符显示字符显示的核心是字模提取。我通常使用PCtoLCD2002这类工具生成字模数据。以16x16点阵汉字为例// 汉字电的16x16点阵数据 char[0] 256h0100100000000000000000000000000000000000000000000000000000000000; char[1] 256hF90806C027FE0000000000000000000000000000000000000000000000000000; char[2] 256h0908183014200000000000000000000000000000000000000000000000000000; // ... 省略其他行数据显示模块根据当前像素坐标读取点阵数据if(char[y_cnt][CHAR_WIDTH-1 - x_cnt]) pixel_data CHAR_COLOR; // 前景色 else pixel_data BACK_COLOR; // 背景色4.2 图片显示图片显示需要先将图片转换为ROM可读取的格式。我的标准流程是用Photoshop将图片调整为合适尺寸(如48x48)保存为BMP格式使用BMP2Mif工具转换为HEX文件在Quartus中创建ROM IP核并加载HEX文件Verilog代码中通过ROM读取图片数据ram_1port u_ram_1port( .address(rom_addr), .clock(lcd_pclk), .q(rom_rd_data) ); always (posedge lcd_pclk) begin if(在图片显示区域) pixel_data rom_rd_data; else if(在字符显示区域) // 字符显示逻辑 else pixel_data BACK_COLOR; end一个实用技巧是使用双缓冲技术当显示当前帧时FPGA已经在准备下一帧数据这样可以避免画面撕裂现象。5. 动态彩条显示的实现动态彩条不仅是炫酷的视觉效果更是测试LCD驱动稳定性的好方法。我实现的彩条有五种颜色白、黑、红、绿、蓝以垂直移动的方式展示。module lcd_display( input lcd_pclk, input rst_n, input [10:0] pixel_xpos, input [10:0] pixel_ypos, input [10:0] h_disp, input [10:0] v_disp, input [10:0] y_start, input [10:0] y_end, output reg [15:0] pixel_data ); parameter WHITE 16b11111_111111_11111; parameter BLACK 16b00000_000000_00000; parameter RED 16b11111_000000_00000; parameter GREEN 16b00000_111111_00000; parameter BLUE 16b00000_000000_11111; always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) begin pixel_data BLACK; end else begin if((pixel_xpos h_disp/5*1) (pixel_ypos y_start) (pixel_ypos y_end)) pixel_data WHITE; else if((pixel_xpos h_disp/5*1) (pixel_xpos h_disp/5*2) (pixel_ypos y_start) (pixel_ypos y_end)) pixel_data BLACK; // 其他颜色区域判断... end end endmodule驱动模块中控制彩条的移动always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) begin y_start 11d0; y_end 11d400; end else if(h_cnt h_total-1 v_cnt v_total-1) begin y_start (y_start480) ? 0 : y_start1; y_end (y_end480) ? 0 : y_end1; end end这个动态效果虽然简单但涵盖了LCD驱动的几个关键点精确的时序控制像素坐标计算颜色空间转换(RGB565)动态画面更新调试时我发现彩条移动的流畅度很大程度上取决于时钟精度。如果像素时钟有抖动会出现明显的条纹干扰。后来我改用FPGA的PLL生成精确时钟问题就解决了。
FPGA驱动LCD：从时序解析到动态显示的实现
1. FPGA驱动LCD的核心原理第一次接触FPGA驱动LCD时我被那些密密麻麻的时序图吓到了。但真正理解后才发现这就像指挥一支交响乐团——只要掌握好每个乐器的入场时间就能演奏出完美的乐章。LCD显示的本质就是FPGA按照严格的时间要求通过控制信号和数据线告诉每个像素点该显示什么颜色。液晶显示器(LCD)的工作原理其实很有趣。想象一下三明治最下面是背光层就像舞台的灯光中间是液晶分子层相当于可以旋转的百叶窗最上面是彩色滤光片把白光分解成红绿蓝三原色。当我们给液晶分子施加电压时它们会旋转角度控制通过的光线强弱从而形成不同的颜色和亮度。FPGA与LCD的通信主要依靠几种标准接口协议RGB接口最常见的并行接口使用DCLK(像素时钟)、HSYNC(行同步)、VSYNC(场同步)和DE(数据使能)等信号线8080接口另一种并行接口采用RD/WR读写控制信号SPI/I2C串行接口适合小尺寸LCD模块以RGB接口为例工作时序就像扫描一张纸VSYNC信号表示开始新的一帧(整张纸)HSYNC信号表示开始新的一行(纸的一行)每个DCLK时钟周期传输一个像素点的RGB数据DE信号指示有效数据区域2. 硬件时序的精确控制时序控制是FPGA驱动LCD最关键的环节。记得我第一次调试时屏幕要么花屏要么闪烁折腾了一周才发现是时序参数差了几个时钟周期。LCD的时序参数通常包括参数类型说明典型值(800x480屏)H_SYNC行同步脉宽128个时钟周期H_BACK行后沿88个时钟周期H_DISP行有效数据800个时钟周期H_FRONT行前沿40个时钟周期V_SYNC场同步脉宽2个行周期V_BACK场后沿33个行周期V_DISP场有效数据480个行周期V_FRONT场前沿10个行周期用Verilog实现时序控制时我通常会创建两个计数器// 行计数器 always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) h_cnt 11d0; else begin if(h_cnt h_total - 1b1) h_cnt 11d0; else h_cnt h_cnt 1b1; end end // 场计数器 always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) v_cnt 11d0; else if(h_cnt h_total - 1b1) begin if(v_cnt v_total - 1b1) v_cnt 11d0; else v_cnt v_cnt 1b1; end end实际项目中我总结出几个调试技巧先用示波器检查HSYNC、VSYNC和DCLK信号是否正常确保数据在DE有效期内稳定不同LCD面板的时序参数可能有细微差别要仔细查阅手册时钟频率不要超过LCD支持的最大值3. 自动识别LCD屏幕参数为了让驱动代码适配不同分辨率的LCD屏幕我设计了一个自动识别方案。这个灵感来自HDMI的EDID技术但实现更简单。通过读取LCD控制器的ID寄存器可以获取屏幕的基本信息。module rd_id( input clk, input rst_n, input [15:0] lcd_rgb, // RGB数据线用于读取ID output reg [15:0] lcd_id ); reg rd_flag; always (posedge clk or negedge rst_n) begin if(!rst_n) begin rd_flag 1b0; lcd_id 16d0; end else if(rd_flag 1b0) begin rd_flag 1b1; case({lcd_rgb[4],lcd_rgb[10],lcd_rgb[15]}) 3b000 : lcd_id 16h4342; // 4.3寸 480x272 3b001 : lcd_id 16h7084; // 7寸 800x480 3b010 : lcd_id 16h7016; // 7寸 1024x600 3b100 : lcd_id 16h4384; // 4.3寸 800x480 3b101 : lcd_id 16h1018; // 10.1寸 1280x800 default: lcd_id 16h0; endcase end end endmodule识别出屏幕ID后就可以配置相应的时钟分频参数module clk_div( input clk, // 50MHz input rst_n, input [15:0] lcd_id, output reg lcd_pclk ); reg clk_25m; reg clk_12_5m; reg div_4_cnt; // 生成25MHz和12.5MHz时钟 always (posedge clk or negedge rst_n) begin if(!rst_n) begin clk_25m 1b0; clk_12_5m 1b0; div_4_cnt 1b0; end else begin clk_25m ~clk_25m; div_4_cnt div_4_cnt 1b1; if(div_4_cnt 1b1) clk_12_5m ~clk_12_5m; end end // 根据LCD ID选择像素时钟 always (*) begin case(lcd_id) 16h4342 : lcd_pclk clk_12_5m; // 12.5MHz 16h7084 : lcd_pclk clk_25m; // 25MHz 16h7016 : lcd_pclk clk; // 50MHz 16h4384 : lcd_pclk clk_25m; 16h1018 : lcd_pclk clk; default : lcd_pclk 0; endcase end endmodule在实际应用中这种自动识别机制大大提高了代码的复用性。我只需要准备不同分辨率的时序参数表代码就能自动适配各种屏幕。4. 字符与图片显示的实现显示字符和图片是LCD最基础的功能但实现起来有不少技巧。我最初尝试显示汉字时字符总是错位后来发现是点阵数据对齐的问题。4.1 字符显示字符显示的核心是字模提取。我通常使用PCtoLCD2002这类工具生成字模数据。以16x16点阵汉字为例// 汉字电的16x16点阵数据 char[0] 256h0100100000000000000000000000000000000000000000000000000000000000; char[1] 256hF90806C027FE0000000000000000000000000000000000000000000000000000; char[2] 256h0908183014200000000000000000000000000000000000000000000000000000; // ... 省略其他行数据显示模块根据当前像素坐标读取点阵数据if(char[y_cnt][CHAR_WIDTH-1 - x_cnt]) pixel_data CHAR_COLOR; // 前景色 else pixel_data BACK_COLOR; // 背景色4.2 图片显示图片显示需要先将图片转换为ROM可读取的格式。我的标准流程是用Photoshop将图片调整为合适尺寸(如48x48)保存为BMP格式使用BMP2Mif工具转换为HEX文件在Quartus中创建ROM IP核并加载HEX文件Verilog代码中通过ROM读取图片数据ram_1port u_ram_1port( .address(rom_addr), .clock(lcd_pclk), .q(rom_rd_data) ); always (posedge lcd_pclk) begin if(在图片显示区域) pixel_data rom_rd_data; else if(在字符显示区域) // 字符显示逻辑 else pixel_data BACK_COLOR; end一个实用技巧是使用双缓冲技术当显示当前帧时FPGA已经在准备下一帧数据这样可以避免画面撕裂现象。5. 动态彩条显示的实现动态彩条不仅是炫酷的视觉效果更是测试LCD驱动稳定性的好方法。我实现的彩条有五种颜色白、黑、红、绿、蓝以垂直移动的方式展示。module lcd_display( input lcd_pclk, input rst_n, input [10:0] pixel_xpos, input [10:0] pixel_ypos, input [10:0] h_disp, input [10:0] v_disp, input [10:0] y_start, input [10:0] y_end, output reg [15:0] pixel_data ); parameter WHITE 16b11111_111111_11111; parameter BLACK 16b00000_000000_00000; parameter RED 16b11111_000000_00000; parameter GREEN 16b00000_111111_00000; parameter BLUE 16b00000_000000_11111; always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) begin pixel_data BLACK; end else begin if((pixel_xpos h_disp/5*1) (pixel_ypos y_start) (pixel_ypos y_end)) pixel_data WHITE; else if((pixel_xpos h_disp/5*1) (pixel_xpos h_disp/5*2) (pixel_ypos y_start) (pixel_ypos y_end)) pixel_data BLACK; // 其他颜色区域判断... end end endmodule驱动模块中控制彩条的移动always (posedge lcd_pclk or negedge rst_n) begin if(!rst_n) begin y_start 11d0; y_end 11d400; end else if(h_cnt h_total-1 v_cnt v_total-1) begin y_start (y_start480) ? 0 : y_start1; y_end (y_end480) ? 0 : y_end1; end end这个动态效果虽然简单但涵盖了LCD驱动的几个关键点精确的时序控制像素坐标计算颜色空间转换(RGB565)动态画面更新调试时我发现彩条移动的流畅度很大程度上取决于时钟精度。如果像素时钟有抖动会出现明显的条纹干扰。后来我改用FPGA的PLL生成精确时钟问题就解决了。
