1. I2C总线与高效数据传输为何需要FIFO与μDMA在嵌入式开发中I2C总线因其简洁的两线制SDA数据线、SCL时钟线和主从架构成为了连接传感器、EEPROM、实时时钟等外设的“常客”。但当你需要从一块高精度陀螺仪连续读取数百个字节的姿态数据或者向一块OLED屏幕快速刷新一帧图像时传统的轮询或中断驱动单字节传输模式就会显得力不从心。CPU频繁地被每个字节的传输完成中断所打断大量时间消耗在上下文切换和中断服务程序ISR的进出上系统实时性和整体吞吐量会大打折扣。这时FIFO和μDMA的组合就登场了它们的目标非常明确将CPU从繁琐的、重复性的字节搬运工作中解放出来。你可以把I2C通信想象成一条传送带总线FIFO就是传送带两端的临时货仓缓冲区。没有FIFO时工人CPU必须亲手把每个零件字节从生产线起点搬到终点一刻不能停。而有了FIFO工人可以一次性搬一小箱例如4个字节零件放进起点货仓然后去干别的活传送带会自动从货仓里取出零件运送。同样终点货仓会累积到达的零件等攒够一箱再通知工人来一次性取走。μDMA则是一个更智能的“自动化搬运机器人”。你只需要告诉它从内存的A地址搬N个字节到I2C的Tx FIFO发送或者从I2C的Rx FIFO搬N个字节到内存的B地址接收。设置好后μDMA引擎就会在后台默默工作仅在开始和结束时通知一下CPU。对于Tiva™微控制器如TM4C129系列的I2C模块其μDMA与FIFO的协同机制设计得相当精巧通过dma_sreq单次请求和dma_req突发请求两个信号以及I2CMBLEN突发长度、I2CMBCNT突发计数等寄存器实现了对数据传输流程的精细控制。理解这套机制是解锁I2C总线高性能潜力的关键尤其适用于数据采集、音频流、图形刷新等对带宽和CPU占用率敏感的场景。2. 核心机制深度解析FIFO与μDMA如何协同工作Tiva微控制器的I2C模块内部集成了独立的发送Tx和接收RxFIFO深度通常为8字节。μDMA控制器则作为独立的片上外设可以响应来自I2C等多个外设的传输请求。它们的协作核心是两套请求信号与一套状态机逻辑。2.1 发送Tx方向预填充与按需供给当主机Master需要发送数据时理想情况是让FIFO在通信开始前就准备好数据避免总线等待。工作流程如下软件预填充在启动传输设置I2CMCS寄存器的BURST位之前软件可以提前通过写入I2CFIFODATA寄存器来填充Tx FIFO。这为后续的连续传输提供了“弹药储备”。启用μDMA与请求触发使能I2C模块的μDMA突发模式BURST1。此时硬件会根据Tx FIFO的填充状态和I2CMBLEN寄存器的设定自动产生DMA请求条件A如果Tx FIFO为空且I2CMBLEN 4同时FIFO填充水平低于预设的触发阈值由I2CFIFOCTL寄存器配置那么dma_req突发请求和dma_sreq单次请求会同时置位。这相当于向μDMA控制器发出一个强力信号“FIFO空了急需一批数据请尽快进行突发传输来填满它”条件B如果I2CMBLEN 4但Tx FIFO未满且数据量多于触发阈值则仅dma_sreq置位。这表示“FIFO里还有些数据但需要补充了请进行一次单次传输。”μDMA响应与数据搬运μDMA控制器接收到请求后根据配置的源地址通常是内存中的数组和目的地址I2CFIFODATA开始搬运数据到Tx FIFO。它会持续响应dma_sreq请求直到FIFO被填满。传输完成与停止μDMA持续工作直到搬运的字节总数达到I2CMBLEN寄存器设定的值此时I2CMBCNT寄存器递减至0。一旦达到设定的突发传输长度DMA请求生成逻辑便会停止直到软件下一次发起新的BURST命令。关键点理解dma_req是一个“加速”信号。当FIFO空且需要的数据量较大4时它通知μDMA可以尝试使用效率更高的突发传输模式如一次传输多个数据项。而dma_sreq是基础的单次传输请求。两者协同确保FIFO既能被快速填充又能在接近满时平滑地补充数据。2.2 接收Rx方向水位监测与及时腾空接收方向的目标是防止FIFO溢出确保从总线接收到的数据能被及时取走。工作流程如下初始状态接收开始时Rx FIFO为空无任何DMA请求。数据到达与请求产生当从机Slave返回数据并被存入Rx FIFO后只要Rx FIFO中有任意数据dma_sreq信号就会置位表示“有数据待取”。如果Rx FIFO中的数据量达到或超过4字节dma_req信号也会置位提示μDMA可以进行突发传输以高效清空FIFO。μDMA响应与数据搬运μDMA控制器开始将数据从I2CFIFODATA寄存器Rx FIFO的访问接口搬移到指定的内存区域。它会持续工作直到从Rx FIFO中取出的字节数达到I2CMBLEN寄存器预设的总数。2.3 关键寄存器与配置要点I2CMBLEN(Master Burst Length)此寄存器定义了在突发模式下期望通过μDMA传输的总字节数。它直接决定了dma_req触发的条件是否4以及μDMA传输的终点。I2CFIFOCTL(FIFO Control)其中的TXTRIG和RXTRIG字段用于设置Tx和Rx FIFO的触发阈值。这个阈值决定了何时产生dma_sreq或dma_req。例如设置TXTRIG2意味着当Tx FIFO中剩余空间大于等于2字节时就可能触发请求来补充数据。I2CMIMR(Master Interrupt Mask)这里有一个非常重要的实践细节。当主机正在使用μDMA进行Rx FIFO的突发接收时必须屏蔽清除TXFEIMTx FIFO空中断。这是因为在接收过程中Tx FIFO很可能是空的如果使能了该中断会不断产生不必要的Tx FIFO空中断干扰接收流程。在开始Tx FIFO传输之前再将其解除屏蔽。2.4 从机Slave模块的μDMA支持从机模式同样支持μDMA。其逻辑与主机类似但请求的触发源自主机的访问请求。从机发送Tx当主机请求读取数据即从机处于发送状态且从机Tx FIFO被启用时如果主机请求下一个字节传输从机模块会产生dma_sreq。如果FIFO填充水平低于触发阈值还会产生dma_req以请求μDMA填充更多数据。从机接收Rx当主机发送数据到从机且从机Rx FIFO被启用时只要有数据待传输就会产生dma_sreq。当Rx FIFO中的数据量超过RXTRIG设定的触发水平时dma_req置位请求μDMA批量取走数据。重要警告数据手册中特别强调最佳实践是不要在连续的事务中混合使用I2CSDR从机数据寄存器和Tx/Rx FIFO。这意味着如果你决定在从机模式下使用FIFOμDMA那么对于该从机地址的所有通信都应基于FIFO进行反之亦然。混合使用可能导致不可预测的数据一致性问题。3. 实战配置从零搭建一个I2C μDMA传输工程理解了原理我们动手配置一个实际场景使用TM4C1294微控制器作为主机通过I2C0接口以μDMA突发模式从一颗I2C温度传感器假设地址0x48连续读取256个字节的温度数据。3.1 硬件与软件初始化首先完成基础的I2C和GPIO时钟、引脚配置。这部分与不使用DMA时类似但为了完整性简述如下// 1. 使能外设时钟 SYSCTL-RCGCI2C | 0x01; // 使能 I2C0 时钟 SYSCTL-RCGCGPIO | 0x01; // 使能 GPIOA 时钟假设I2C0在PA6(SCL), PA7(SDA) __asm__ volatile(nop); __asm__ volatile(nop); __asm__ volatile(nop); // 等待时钟稳定 // 2. 配置GPIO引脚为I2C功能 GPIOA-AFSEL | 0xC0; // 使能 PA6, PA7 的备用功能 GPIOA-ODR | 0x80; // 将SDA (PA7) 配置为开漏 GPIOA-PCTL (GPIOA-PCTL 0x00FFFFFF) | (0x03 28); // PA6, PA7 配置为I2C功能 GPIOA-DEN | 0xC0; // 数字使能 PA6, PA7 // 3. 初始化I2C主机模块 I2C0-MCR 0x0010; // 主机功能使能其他位默认 // 4. 配置I2C时钟频率 (假设系统时钟80MHz目标100kHz) // TPR (SysClk / (2 * (SCL_LP SCL_HP) * SCL_CLK)) - 1 // (80,000,000 / (2 * (64) * 100,000)) - 1 39 I2C0-MTPR 39; // 标准模式3.2 μDMA控制器初始化与通道配置接下来是核心的μDMA配置。我们需要为I2C0的Rx通道假设使用通道30进行设置。// 1. 使能μDMA控制器时钟 SYSCTL-RCGCDMA | 0x01; // 2. 软件复位μDMA通道可选但推荐用于可靠初始化 UDMA-CTRL 0x00; // 先禁用DMA控制器 __asm__ volatile(nop); UDMA-CTRL 0x01; // 使能DMA控制器 UDMA-CHASGN 0x00; // 使用默认通道分配I2C0 Rx可能在通道30 // 3. 配置μDMA通道控制数据结构 // 首先定义源和目的地址指针 volatile uint32_t *pI2CFIFO (I2C0-FIFODATA); // I2C FIFO数据寄存器地址 uint8_t rxDataBuffer[256]; // 内存中的接收缓冲区 // 4. 设置通道控制字位于特定的控制表项中 // 假设I2C0 Rx使用通道30其控制表项基址为 UDMA_CH30_BASE (需参考具体头文件) // 这里使用简化抽象实际应使用TivaWare库函数或直接操作寄存器 typedef struct { uint32_t srcEndPtr; uint32_t dstEndPtr; uint32_t controlWord; } uDMA_ControlTable; // 在内存中分配对齐的控制表通常由库函数管理 // 配置一次传输的基本单元 uint32_t ctrlWord 0; ctrlWord | (0x00 26); // 仲裁大小(ArbSize): 每次传输后计数减到0前按此大小仲裁。设为0表示使用传输大小。 ctrlWord | (0x01 24); // 源大小(SrcSize): 8位 (字节) ctrlWord | (0x01 20); // 目的大小(DstSize): 8位 (字节) ctrlWord | (0x00 18); // 源增量(SrcInc): 不递增 (外设寄存器地址固定) ctrlWord | (0x02 14); // 目的增量(DstInc): 8位递增 (内存地址每次1) ctrlWord | (0x01 12); // 传输模式(Mode): 基本模式 ctrlWord | (0x00 10); // 保留 ctrlWord | (256 4); // 传输次数(TransferSize): 256次 ctrlWord | (0x00 2); // 保留 ctrlWord | (0x01 0); // 传输类型(TransferType): 存储器到外设不对于接收是外设到存储器。这里应为0x02。 // 注意对于I2C接收数据从I2C FIFO外设到内存应是PERIPHERAL_TO_MEM (0x02) // 更正后的控制字外设到内存突发使用 ctrlWord UDMA_CHCTL_SRCINC_NONE | // 源地址不递增 UDMA_CHCTL_DSTINC_8 | // 目的地址字节递增 UDMA_CHCTL_DSTSIZE_8 | // 目的数据大小8位 UDMA_CHCTL_SRCSIZE_8 | // 源数据大小8位 UDMA_CHCTL_ARBSIZE_4 | // 仲裁大小4即每传输4个字节进行一次通道仲裁 UDMA_CHCTL_XFERSIZE_256 | // 传输256个项目 UDMA_CHCTL_XFERMODE_BASIC;// 基本模式 // 使用TivaWare库函数可以简化此过程 #include driverlib/udma.h tDMAControlTable sDMAControlTable[64] __attribute__ ((aligned(1024))); // 对齐的控制表 // 初始化DMA控制表 uDMAEnable(); // 使能μDMA控制器 uDMAControlBaseSet(sDMAControlTable); // 设置控制表基址 // 配置通道从 I2C0 Rx FIFO 到 内存缓冲区 uDMAChannelControlSet(UDMA_CH30_I2C0RX | UDMA_PRI_SELECT, UDMA_SIZE_8 | UDMA_SRC_INC_NONE | UDMA_DST_INC_8 | UDMA_ARB_4); uDMAChannelTransferSet(UDMA_CH30_I2C0RX | UDMA_PRI_SELECT, UDMA_MODE_BASIC, // 基本模式 (void*)(I2C0-FIFODATA), // 源外设地址 rxDataBuffer, // 目的内存地址 256); // 传输数据项数量3.3 I2C主机μDMA突发接收配置现在配置I2C模块以使用FIFO和μDMA进行突发接收。// 1. 配置I2C FIFO控制寄存器 // 使能Rx FIFO并设置接收触发阈值。例如设置为4当FIFO中有4字节时可能触发dma_req I2C0-FIFOCTL (4 I2C_FIFOCTL_RXTRIG_S) | I2C_FIFOCTL_RXFIFOEN; // 2. 设置突发传输长度 (I2CMBLEN) // 告诉I2C模块我们希望通过这次突发传输接收256个字节 I2C0-MBLEN 256; // 3. 屏蔽Tx FIFO空中断重要在接收开始时 I2C0-MIMR ~I2C_MIMR_TXFEIM; // 4. 配置从机地址和传输方向接收 I2C0-MSA (0x48 1) | 0x01; // 从机地址0x48R/S位1表示接收 // 5. 使能I2C主机的μDMA接收功能 // 这通常通过设置某个DMA控制寄存器完成在TivaWare中可能封装为函数。 // 假设我们直接操作寄存器需要使能DMA接收请求。 I2C0-DMACTL | I2C_DMACTL_RXDMAE; // 使能接收DMA // 6. 启动μDMA通道 uDMAChannelEnable(UDMA_CH30_I2C0RX); // 7. 发送带BURST位的启动命令开始I2C通信和DMA传输 // 命令格式BURST1, START1, STOP0, ACK1 (主机接收时自动应答), RUN0 (BURST模式下RUN无效) // 根据表21-5对于主机接收突发I2CMCS[6:0]应为 0b0_1_0_1_0_0_1 (BURST, START, ACK, 其他位0) // 即 0x50 | 0x02 | 0x08 0x5A? 需要仔细核对。 // 更安全的做法是使用预定义的宏或按位设置。 // 根据手册主机接收突发起始命令BURST1, START1, ACK1, STOP0, HS0, QCMD0, RUN0 // 计算BURST(bit6)1, START(bit1)1, ACK(bit3)1 - 0x40 | 0x02 | 0x08 0x4A // 但注意RUN位(bit0)在BURST模式下应设为0且手册强调BURST和RUN互斥。 // 因此写入I2CMCS的值应为 0x4A (二进制0100 1010)。 I2C0-MCS I2C_MCS_BURST | I2C_MCS_START | I2C_MCS_ACK; // 或者直接写数值I2C0-MCS 0x4A; // 此时I2C主机将发送START条件、从机地址读方向然后开始接收数据。 // 接收到的数据会存入Rx FIFO一旦触发条件满足将自动请求μDMA将数据搬移到rxDataBuffer。 // μDMA会持续搬运直到完成256字节的传输此时I2CMBCNT递减为0传输停止。 // 8. 等待传输完成 // 可以通过轮询I2C主机的BUSY位或者等待μDMA通道完成中断。 while(I2C0-MCS I2C_MCS_BUSY) { // 等待I2C总线操作完成 } // 或者等待μDMA传输完成中断更高效 // 9. 传输完成后清理和后续处理 uDMAChannelDisable(UDMA_CH30_I2C0RX); // 重新使能Tx FIFO空中断如果后续需要发送 I2C0-MIMR | I2C_MIMR_TXFEIM; // 此时rxDataBuffer中已包含了从传感器读取的256字节数据。3.4 发送Tx方向的配置差异发送方向的配置与接收对称但方向相反。初始化时使能Tx FIFO并设置触发阈值I2C0-FIFOCTL | (2 I2C_FIFOCTL_TXTRIG_S) | I2C_FIFOCTL_TXFIFOEN;。设置I2CMBLEN为要发送的总字节数。配置μDMA通道为内存到外设模式源地址是发送数据数组目的地址是(I2C0-FIFODATA)。在启动传输可以预先用μDMA填充一部分数据到Tx FIFO或者依赖FIFO空触发来启动DMA。使能I2C主机的发送DMAI2C0-DMACTL | I2C_DMACTL_TXDMAE;。启动μDMA通道。发送I2C启动命令包含BURST,START,ACK等位根据是发送还是接收设置R/S为0。I2C模块会在总线仲裁成功后自动从Tx FIFO中取出数据发送。当FIFO数据量低于阈值时会触发μDMA请求补充数据。4. 调试技巧与常见问题排查在实际项目中配置μDMA和FIFO时难免会遇到问题。以下是一些常见的坑点和调试方法。4.1 典型问题速查表现象可能原因排查步骤与解决方案DMA传输无法启动1. μDMA控制器时钟未使能。2. 控制表内存未对齐或地址设置错误。3. I2C模块的DMA使能位未设置。4. 通道分配错误。1. 检查SYSCTL-RCGCDMA。2. 确保控制表以1024字节对齐使用__attribute__ ((aligned(1024)))。3. 检查I2Cx-DMACTL寄存器的TXDMAE/RXDMAE位。4. 核对数据手册确认I2C模块对应的μDMA通道号如UDMA_CH30_I2C0RX。DMA传输中途停止未完成全部数据搬运1.I2CMBLEN寄存器设置值小于实际DMA传输大小。2. FIFO触发阈值设置不合理导致请求信号异常。3. I2C总线错误NACK、仲裁丢失导致传输中止。1. 确保I2CMBLEN DMA配置的传输次数。对于突发接收I2CMBLEN决定了I2C模块期望的总接收字节数DMA应匹配此值。2. 检查I2CFIFOCTL中TXTRIG/RXTRIG的值。对于发送阈值不宜设得太高避免FIFO过早空对于接收阈值不宜太低避免频繁请求。3. 检查I2CMCS寄存器的ERROR、ARBLST、DATACK、ADRACK等错误位。确保从机地址正确、从机设备在线且响应。数据错位或重复1. DMA源/目的地址增量配置错误。2. 数据大小8位/16位/32位配置不匹配。3. 在DMA传输完成前CPU访问了正在被DMA使用的缓冲区。1. 仔细检查uDMAChannelControlSet中的SRCINC和DSTINC参数。对于外设寄存器如I2CFIFODATA应设为UDMA_SRC_INC_NONE或UDMA_DST_INC_NONE。2. I2C FIFO数据寄存器是8位的确保DMA传输的数据大小设置为8位UDMA_SIZE_8。3. 使用双缓冲区或确保在DMA完成中断触发后再处理数据。中断冲突或异常中断1. 未正确管理I2C中断掩码特别是TXFEIM在接收时的干扰。2. μDMA通道完成中断与I2C传输完成中断混淆。1.严格遵守在启动接收Burst前清除I2CMIMR中的TXFEIM位在启动发送Burst前再将其置位。这是手册明确指出的最佳实践。2. 清晰区分中断源。I2C的传输完成DMARIS等和μDMA的传输完成通道中断是独立的。根据需求使能并处理相应中断。性能未达预期1.I2CMBLEN设置过小导致频繁的Burst命令开销。2. DMA仲裁大小ARBSIZE设置过小未能充分利用总线带宽。3. 系统时钟或I2C总线速度配置过低。1. 在总线负载允许的情况下尽可能设置较大的I2CMBLEN减少总线控制权的频繁交接。2. 在μDMA控制字中适当增大ARBSIZE如设为4或8让DMA在一次仲裁中获得更多连续传输时间。3. 在从机设备支持的前提下尝试提高I2C总线速率Fast Mode 400kHz 或 Fast Mode Plus 1MHz。同时确保系统时钟足够高以满足DMA和I2C模块的时序要求。4.2 调试实操心得分步验证不要试图一次性调通整个μDMAFIFO流程。首先使用轮询或中断方式实现基本的I2C单字节读写确保总线通信正常。然后单独测试FIFO功能不使用DMA通过读写I2CFIFODATA和观察I2CFIFOSTATUS来验证FIFO是否正常工作。最后再引入μDMA配置。善用寄存器查看在调试器如Keil MDK、IAR或OpenOCDGDB中实时监控关键寄存器I2CMCS查看BUSY,ERROR,ARBLST,ACTDMARX,ACTDMATX状态。I2CMBLEN和I2CMBCNT确认突发长度设置和剩余计数。I2CFIFOSTATUS查看TXFFTx FIFO满、TXFETx FIFO空、RXFF、RXFE以及当前FIFO中的数据量。μDMA通道的控制字和状态寄存器确认传输次数、当前地址等。逻辑分析仪是关键如果条件允许使用逻辑分析仪抓取I2C总线SDA, SCL的波形。你可以清晰地看到START/STOP条件、地址帧、数据帧、ACK/NACK以及数据流的连续性。这对于判断是I2C协议问题还是DMA/FIFO数据供给问题有决定性的帮助。例如如果发现总线在发送几个字节后长时间等待很可能是Tx FIFO空了但DMA没有及时补充。关于dma_req和dma_sreq这两个信号是内部信号通常无法直接观测。但你可以通过它们的行为逻辑来间接判断如果I2CMBLEN4且FIFO空但DMA迟迟不启动可能是DMA通道配置或使能问题如果DMA启动了但只传输了一次就停止可能是dma_sreq持续但dma_req未产生检查FIFO触发阈值和I2CMBLEN是否设置过小。电源与噪声在高速度如Fast Mode Plus或长距离I2C通信中使用DMA连续传输时总线波形质量至关重要。确保上拉电阻阻值合适通常3.3V系统用2.2kΩ-4.7kΩ布线远离噪声源必要时在SCL和SDA线上串联小电阻如22Ω-100Ω以抑制振铃。配置I2C的μDMA和FIFO功能初看寄存器众多、逻辑交织但一旦理顺了“请求-响应-搬运”这个核心链条就会发现它其实是一个高度自动化的高效数据传输引擎。成功配置后你的CPU只需要在传输开始和结束时介入中间过程可以安心处理其他任务系统整体的响应能力和吞吐量会有质的提升。尤其是在需要处理多个传感器数据流或驱动高刷新率外设的复杂嵌入式应用中这套机制的价值会体现得淋漓尽致。
I2C总线高效数据传输：FIFO与μDMA协同工作原理与实战配置
1. I2C总线与高效数据传输为何需要FIFO与μDMA在嵌入式开发中I2C总线因其简洁的两线制SDA数据线、SCL时钟线和主从架构成为了连接传感器、EEPROM、实时时钟等外设的“常客”。但当你需要从一块高精度陀螺仪连续读取数百个字节的姿态数据或者向一块OLED屏幕快速刷新一帧图像时传统的轮询或中断驱动单字节传输模式就会显得力不从心。CPU频繁地被每个字节的传输完成中断所打断大量时间消耗在上下文切换和中断服务程序ISR的进出上系统实时性和整体吞吐量会大打折扣。这时FIFO和μDMA的组合就登场了它们的目标非常明确将CPU从繁琐的、重复性的字节搬运工作中解放出来。你可以把I2C通信想象成一条传送带总线FIFO就是传送带两端的临时货仓缓冲区。没有FIFO时工人CPU必须亲手把每个零件字节从生产线起点搬到终点一刻不能停。而有了FIFO工人可以一次性搬一小箱例如4个字节零件放进起点货仓然后去干别的活传送带会自动从货仓里取出零件运送。同样终点货仓会累积到达的零件等攒够一箱再通知工人来一次性取走。μDMA则是一个更智能的“自动化搬运机器人”。你只需要告诉它从内存的A地址搬N个字节到I2C的Tx FIFO发送或者从I2C的Rx FIFO搬N个字节到内存的B地址接收。设置好后μDMA引擎就会在后台默默工作仅在开始和结束时通知一下CPU。对于Tiva™微控制器如TM4C129系列的I2C模块其μDMA与FIFO的协同机制设计得相当精巧通过dma_sreq单次请求和dma_req突发请求两个信号以及I2CMBLEN突发长度、I2CMBCNT突发计数等寄存器实现了对数据传输流程的精细控制。理解这套机制是解锁I2C总线高性能潜力的关键尤其适用于数据采集、音频流、图形刷新等对带宽和CPU占用率敏感的场景。2. 核心机制深度解析FIFO与μDMA如何协同工作Tiva微控制器的I2C模块内部集成了独立的发送Tx和接收RxFIFO深度通常为8字节。μDMA控制器则作为独立的片上外设可以响应来自I2C等多个外设的传输请求。它们的协作核心是两套请求信号与一套状态机逻辑。2.1 发送Tx方向预填充与按需供给当主机Master需要发送数据时理想情况是让FIFO在通信开始前就准备好数据避免总线等待。工作流程如下软件预填充在启动传输设置I2CMCS寄存器的BURST位之前软件可以提前通过写入I2CFIFODATA寄存器来填充Tx FIFO。这为后续的连续传输提供了“弹药储备”。启用μDMA与请求触发使能I2C模块的μDMA突发模式BURST1。此时硬件会根据Tx FIFO的填充状态和I2CMBLEN寄存器的设定自动产生DMA请求条件A如果Tx FIFO为空且I2CMBLEN 4同时FIFO填充水平低于预设的触发阈值由I2CFIFOCTL寄存器配置那么dma_req突发请求和dma_sreq单次请求会同时置位。这相当于向μDMA控制器发出一个强力信号“FIFO空了急需一批数据请尽快进行突发传输来填满它”条件B如果I2CMBLEN 4但Tx FIFO未满且数据量多于触发阈值则仅dma_sreq置位。这表示“FIFO里还有些数据但需要补充了请进行一次单次传输。”μDMA响应与数据搬运μDMA控制器接收到请求后根据配置的源地址通常是内存中的数组和目的地址I2CFIFODATA开始搬运数据到Tx FIFO。它会持续响应dma_sreq请求直到FIFO被填满。传输完成与停止μDMA持续工作直到搬运的字节总数达到I2CMBLEN寄存器设定的值此时I2CMBCNT寄存器递减至0。一旦达到设定的突发传输长度DMA请求生成逻辑便会停止直到软件下一次发起新的BURST命令。关键点理解dma_req是一个“加速”信号。当FIFO空且需要的数据量较大4时它通知μDMA可以尝试使用效率更高的突发传输模式如一次传输多个数据项。而dma_sreq是基础的单次传输请求。两者协同确保FIFO既能被快速填充又能在接近满时平滑地补充数据。2.2 接收Rx方向水位监测与及时腾空接收方向的目标是防止FIFO溢出确保从总线接收到的数据能被及时取走。工作流程如下初始状态接收开始时Rx FIFO为空无任何DMA请求。数据到达与请求产生当从机Slave返回数据并被存入Rx FIFO后只要Rx FIFO中有任意数据dma_sreq信号就会置位表示“有数据待取”。如果Rx FIFO中的数据量达到或超过4字节dma_req信号也会置位提示μDMA可以进行突发传输以高效清空FIFO。μDMA响应与数据搬运μDMA控制器开始将数据从I2CFIFODATA寄存器Rx FIFO的访问接口搬移到指定的内存区域。它会持续工作直到从Rx FIFO中取出的字节数达到I2CMBLEN寄存器预设的总数。2.3 关键寄存器与配置要点I2CMBLEN(Master Burst Length)此寄存器定义了在突发模式下期望通过μDMA传输的总字节数。它直接决定了dma_req触发的条件是否4以及μDMA传输的终点。I2CFIFOCTL(FIFO Control)其中的TXTRIG和RXTRIG字段用于设置Tx和Rx FIFO的触发阈值。这个阈值决定了何时产生dma_sreq或dma_req。例如设置TXTRIG2意味着当Tx FIFO中剩余空间大于等于2字节时就可能触发请求来补充数据。I2CMIMR(Master Interrupt Mask)这里有一个非常重要的实践细节。当主机正在使用μDMA进行Rx FIFO的突发接收时必须屏蔽清除TXFEIMTx FIFO空中断。这是因为在接收过程中Tx FIFO很可能是空的如果使能了该中断会不断产生不必要的Tx FIFO空中断干扰接收流程。在开始Tx FIFO传输之前再将其解除屏蔽。2.4 从机Slave模块的μDMA支持从机模式同样支持μDMA。其逻辑与主机类似但请求的触发源自主机的访问请求。从机发送Tx当主机请求读取数据即从机处于发送状态且从机Tx FIFO被启用时如果主机请求下一个字节传输从机模块会产生dma_sreq。如果FIFO填充水平低于触发阈值还会产生dma_req以请求μDMA填充更多数据。从机接收Rx当主机发送数据到从机且从机Rx FIFO被启用时只要有数据待传输就会产生dma_sreq。当Rx FIFO中的数据量超过RXTRIG设定的触发水平时dma_req置位请求μDMA批量取走数据。重要警告数据手册中特别强调最佳实践是不要在连续的事务中混合使用I2CSDR从机数据寄存器和Tx/Rx FIFO。这意味着如果你决定在从机模式下使用FIFOμDMA那么对于该从机地址的所有通信都应基于FIFO进行反之亦然。混合使用可能导致不可预测的数据一致性问题。3. 实战配置从零搭建一个I2C μDMA传输工程理解了原理我们动手配置一个实际场景使用TM4C1294微控制器作为主机通过I2C0接口以μDMA突发模式从一颗I2C温度传感器假设地址0x48连续读取256个字节的温度数据。3.1 硬件与软件初始化首先完成基础的I2C和GPIO时钟、引脚配置。这部分与不使用DMA时类似但为了完整性简述如下// 1. 使能外设时钟 SYSCTL-RCGCI2C | 0x01; // 使能 I2C0 时钟 SYSCTL-RCGCGPIO | 0x01; // 使能 GPIOA 时钟假设I2C0在PA6(SCL), PA7(SDA) __asm__ volatile(nop); __asm__ volatile(nop); __asm__ volatile(nop); // 等待时钟稳定 // 2. 配置GPIO引脚为I2C功能 GPIOA-AFSEL | 0xC0; // 使能 PA6, PA7 的备用功能 GPIOA-ODR | 0x80; // 将SDA (PA7) 配置为开漏 GPIOA-PCTL (GPIOA-PCTL 0x00FFFFFF) | (0x03 28); // PA6, PA7 配置为I2C功能 GPIOA-DEN | 0xC0; // 数字使能 PA6, PA7 // 3. 初始化I2C主机模块 I2C0-MCR 0x0010; // 主机功能使能其他位默认 // 4. 配置I2C时钟频率 (假设系统时钟80MHz目标100kHz) // TPR (SysClk / (2 * (SCL_LP SCL_HP) * SCL_CLK)) - 1 // (80,000,000 / (2 * (64) * 100,000)) - 1 39 I2C0-MTPR 39; // 标准模式3.2 μDMA控制器初始化与通道配置接下来是核心的μDMA配置。我们需要为I2C0的Rx通道假设使用通道30进行设置。// 1. 使能μDMA控制器时钟 SYSCTL-RCGCDMA | 0x01; // 2. 软件复位μDMA通道可选但推荐用于可靠初始化 UDMA-CTRL 0x00; // 先禁用DMA控制器 __asm__ volatile(nop); UDMA-CTRL 0x01; // 使能DMA控制器 UDMA-CHASGN 0x00; // 使用默认通道分配I2C0 Rx可能在通道30 // 3. 配置μDMA通道控制数据结构 // 首先定义源和目的地址指针 volatile uint32_t *pI2CFIFO (I2C0-FIFODATA); // I2C FIFO数据寄存器地址 uint8_t rxDataBuffer[256]; // 内存中的接收缓冲区 // 4. 设置通道控制字位于特定的控制表项中 // 假设I2C0 Rx使用通道30其控制表项基址为 UDMA_CH30_BASE (需参考具体头文件) // 这里使用简化抽象实际应使用TivaWare库函数或直接操作寄存器 typedef struct { uint32_t srcEndPtr; uint32_t dstEndPtr; uint32_t controlWord; } uDMA_ControlTable; // 在内存中分配对齐的控制表通常由库函数管理 // 配置一次传输的基本单元 uint32_t ctrlWord 0; ctrlWord | (0x00 26); // 仲裁大小(ArbSize): 每次传输后计数减到0前按此大小仲裁。设为0表示使用传输大小。 ctrlWord | (0x01 24); // 源大小(SrcSize): 8位 (字节) ctrlWord | (0x01 20); // 目的大小(DstSize): 8位 (字节) ctrlWord | (0x00 18); // 源增量(SrcInc): 不递增 (外设寄存器地址固定) ctrlWord | (0x02 14); // 目的增量(DstInc): 8位递增 (内存地址每次1) ctrlWord | (0x01 12); // 传输模式(Mode): 基本模式 ctrlWord | (0x00 10); // 保留 ctrlWord | (256 4); // 传输次数(TransferSize): 256次 ctrlWord | (0x00 2); // 保留 ctrlWord | (0x01 0); // 传输类型(TransferType): 存储器到外设不对于接收是外设到存储器。这里应为0x02。 // 注意对于I2C接收数据从I2C FIFO外设到内存应是PERIPHERAL_TO_MEM (0x02) // 更正后的控制字外设到内存突发使用 ctrlWord UDMA_CHCTL_SRCINC_NONE | // 源地址不递增 UDMA_CHCTL_DSTINC_8 | // 目的地址字节递增 UDMA_CHCTL_DSTSIZE_8 | // 目的数据大小8位 UDMA_CHCTL_SRCSIZE_8 | // 源数据大小8位 UDMA_CHCTL_ARBSIZE_4 | // 仲裁大小4即每传输4个字节进行一次通道仲裁 UDMA_CHCTL_XFERSIZE_256 | // 传输256个项目 UDMA_CHCTL_XFERMODE_BASIC;// 基本模式 // 使用TivaWare库函数可以简化此过程 #include driverlib/udma.h tDMAControlTable sDMAControlTable[64] __attribute__ ((aligned(1024))); // 对齐的控制表 // 初始化DMA控制表 uDMAEnable(); // 使能μDMA控制器 uDMAControlBaseSet(sDMAControlTable); // 设置控制表基址 // 配置通道从 I2C0 Rx FIFO 到 内存缓冲区 uDMAChannelControlSet(UDMA_CH30_I2C0RX | UDMA_PRI_SELECT, UDMA_SIZE_8 | UDMA_SRC_INC_NONE | UDMA_DST_INC_8 | UDMA_ARB_4); uDMAChannelTransferSet(UDMA_CH30_I2C0RX | UDMA_PRI_SELECT, UDMA_MODE_BASIC, // 基本模式 (void*)(I2C0-FIFODATA), // 源外设地址 rxDataBuffer, // 目的内存地址 256); // 传输数据项数量3.3 I2C主机μDMA突发接收配置现在配置I2C模块以使用FIFO和μDMA进行突发接收。// 1. 配置I2C FIFO控制寄存器 // 使能Rx FIFO并设置接收触发阈值。例如设置为4当FIFO中有4字节时可能触发dma_req I2C0-FIFOCTL (4 I2C_FIFOCTL_RXTRIG_S) | I2C_FIFOCTL_RXFIFOEN; // 2. 设置突发传输长度 (I2CMBLEN) // 告诉I2C模块我们希望通过这次突发传输接收256个字节 I2C0-MBLEN 256; // 3. 屏蔽Tx FIFO空中断重要在接收开始时 I2C0-MIMR ~I2C_MIMR_TXFEIM; // 4. 配置从机地址和传输方向接收 I2C0-MSA (0x48 1) | 0x01; // 从机地址0x48R/S位1表示接收 // 5. 使能I2C主机的μDMA接收功能 // 这通常通过设置某个DMA控制寄存器完成在TivaWare中可能封装为函数。 // 假设我们直接操作寄存器需要使能DMA接收请求。 I2C0-DMACTL | I2C_DMACTL_RXDMAE; // 使能接收DMA // 6. 启动μDMA通道 uDMAChannelEnable(UDMA_CH30_I2C0RX); // 7. 发送带BURST位的启动命令开始I2C通信和DMA传输 // 命令格式BURST1, START1, STOP0, ACK1 (主机接收时自动应答), RUN0 (BURST模式下RUN无效) // 根据表21-5对于主机接收突发I2CMCS[6:0]应为 0b0_1_0_1_0_0_1 (BURST, START, ACK, 其他位0) // 即 0x50 | 0x02 | 0x08 0x5A? 需要仔细核对。 // 更安全的做法是使用预定义的宏或按位设置。 // 根据手册主机接收突发起始命令BURST1, START1, ACK1, STOP0, HS0, QCMD0, RUN0 // 计算BURST(bit6)1, START(bit1)1, ACK(bit3)1 - 0x40 | 0x02 | 0x08 0x4A // 但注意RUN位(bit0)在BURST模式下应设为0且手册强调BURST和RUN互斥。 // 因此写入I2CMCS的值应为 0x4A (二进制0100 1010)。 I2C0-MCS I2C_MCS_BURST | I2C_MCS_START | I2C_MCS_ACK; // 或者直接写数值I2C0-MCS 0x4A; // 此时I2C主机将发送START条件、从机地址读方向然后开始接收数据。 // 接收到的数据会存入Rx FIFO一旦触发条件满足将自动请求μDMA将数据搬移到rxDataBuffer。 // μDMA会持续搬运直到完成256字节的传输此时I2CMBCNT递减为0传输停止。 // 8. 等待传输完成 // 可以通过轮询I2C主机的BUSY位或者等待μDMA通道完成中断。 while(I2C0-MCS I2C_MCS_BUSY) { // 等待I2C总线操作完成 } // 或者等待μDMA传输完成中断更高效 // 9. 传输完成后清理和后续处理 uDMAChannelDisable(UDMA_CH30_I2C0RX); // 重新使能Tx FIFO空中断如果后续需要发送 I2C0-MIMR | I2C_MIMR_TXFEIM; // 此时rxDataBuffer中已包含了从传感器读取的256字节数据。3.4 发送Tx方向的配置差异发送方向的配置与接收对称但方向相反。初始化时使能Tx FIFO并设置触发阈值I2C0-FIFOCTL | (2 I2C_FIFOCTL_TXTRIG_S) | I2C_FIFOCTL_TXFIFOEN;。设置I2CMBLEN为要发送的总字节数。配置μDMA通道为内存到外设模式源地址是发送数据数组目的地址是(I2C0-FIFODATA)。在启动传输可以预先用μDMA填充一部分数据到Tx FIFO或者依赖FIFO空触发来启动DMA。使能I2C主机的发送DMAI2C0-DMACTL | I2C_DMACTL_TXDMAE;。启动μDMA通道。发送I2C启动命令包含BURST,START,ACK等位根据是发送还是接收设置R/S为0。I2C模块会在总线仲裁成功后自动从Tx FIFO中取出数据发送。当FIFO数据量低于阈值时会触发μDMA请求补充数据。4. 调试技巧与常见问题排查在实际项目中配置μDMA和FIFO时难免会遇到问题。以下是一些常见的坑点和调试方法。4.1 典型问题速查表现象可能原因排查步骤与解决方案DMA传输无法启动1. μDMA控制器时钟未使能。2. 控制表内存未对齐或地址设置错误。3. I2C模块的DMA使能位未设置。4. 通道分配错误。1. 检查SYSCTL-RCGCDMA。2. 确保控制表以1024字节对齐使用__attribute__ ((aligned(1024)))。3. 检查I2Cx-DMACTL寄存器的TXDMAE/RXDMAE位。4. 核对数据手册确认I2C模块对应的μDMA通道号如UDMA_CH30_I2C0RX。DMA传输中途停止未完成全部数据搬运1.I2CMBLEN寄存器设置值小于实际DMA传输大小。2. FIFO触发阈值设置不合理导致请求信号异常。3. I2C总线错误NACK、仲裁丢失导致传输中止。1. 确保I2CMBLEN DMA配置的传输次数。对于突发接收I2CMBLEN决定了I2C模块期望的总接收字节数DMA应匹配此值。2. 检查I2CFIFOCTL中TXTRIG/RXTRIG的值。对于发送阈值不宜设得太高避免FIFO过早空对于接收阈值不宜太低避免频繁请求。3. 检查I2CMCS寄存器的ERROR、ARBLST、DATACK、ADRACK等错误位。确保从机地址正确、从机设备在线且响应。数据错位或重复1. DMA源/目的地址增量配置错误。2. 数据大小8位/16位/32位配置不匹配。3. 在DMA传输完成前CPU访问了正在被DMA使用的缓冲区。1. 仔细检查uDMAChannelControlSet中的SRCINC和DSTINC参数。对于外设寄存器如I2CFIFODATA应设为UDMA_SRC_INC_NONE或UDMA_DST_INC_NONE。2. I2C FIFO数据寄存器是8位的确保DMA传输的数据大小设置为8位UDMA_SIZE_8。3. 使用双缓冲区或确保在DMA完成中断触发后再处理数据。中断冲突或异常中断1. 未正确管理I2C中断掩码特别是TXFEIM在接收时的干扰。2. μDMA通道完成中断与I2C传输完成中断混淆。1.严格遵守在启动接收Burst前清除I2CMIMR中的TXFEIM位在启动发送Burst前再将其置位。这是手册明确指出的最佳实践。2. 清晰区分中断源。I2C的传输完成DMARIS等和μDMA的传输完成通道中断是独立的。根据需求使能并处理相应中断。性能未达预期1.I2CMBLEN设置过小导致频繁的Burst命令开销。2. DMA仲裁大小ARBSIZE设置过小未能充分利用总线带宽。3. 系统时钟或I2C总线速度配置过低。1. 在总线负载允许的情况下尽可能设置较大的I2CMBLEN减少总线控制权的频繁交接。2. 在μDMA控制字中适当增大ARBSIZE如设为4或8让DMA在一次仲裁中获得更多连续传输时间。3. 在从机设备支持的前提下尝试提高I2C总线速率Fast Mode 400kHz 或 Fast Mode Plus 1MHz。同时确保系统时钟足够高以满足DMA和I2C模块的时序要求。4.2 调试实操心得分步验证不要试图一次性调通整个μDMAFIFO流程。首先使用轮询或中断方式实现基本的I2C单字节读写确保总线通信正常。然后单独测试FIFO功能不使用DMA通过读写I2CFIFODATA和观察I2CFIFOSTATUS来验证FIFO是否正常工作。最后再引入μDMA配置。善用寄存器查看在调试器如Keil MDK、IAR或OpenOCDGDB中实时监控关键寄存器I2CMCS查看BUSY,ERROR,ARBLST,ACTDMARX,ACTDMATX状态。I2CMBLEN和I2CMBCNT确认突发长度设置和剩余计数。I2CFIFOSTATUS查看TXFFTx FIFO满、TXFETx FIFO空、RXFF、RXFE以及当前FIFO中的数据量。μDMA通道的控制字和状态寄存器确认传输次数、当前地址等。逻辑分析仪是关键如果条件允许使用逻辑分析仪抓取I2C总线SDA, SCL的波形。你可以清晰地看到START/STOP条件、地址帧、数据帧、ACK/NACK以及数据流的连续性。这对于判断是I2C协议问题还是DMA/FIFO数据供给问题有决定性的帮助。例如如果发现总线在发送几个字节后长时间等待很可能是Tx FIFO空了但DMA没有及时补充。关于dma_req和dma_sreq这两个信号是内部信号通常无法直接观测。但你可以通过它们的行为逻辑来间接判断如果I2CMBLEN4且FIFO空但DMA迟迟不启动可能是DMA通道配置或使能问题如果DMA启动了但只传输了一次就停止可能是dma_sreq持续但dma_req未产生检查FIFO触发阈值和I2CMBLEN是否设置过小。电源与噪声在高速度如Fast Mode Plus或长距离I2C通信中使用DMA连续传输时总线波形质量至关重要。确保上拉电阻阻值合适通常3.3V系统用2.2kΩ-4.7kΩ布线远离噪声源必要时在SCL和SDA线上串联小电阻如22Ω-100Ω以抑制振铃。配置I2C的μDMA和FIFO功能初看寄存器众多、逻辑交织但一旦理顺了“请求-响应-搬运”这个核心链条就会发现它其实是一个高度自动化的高效数据传输引擎。成功配置后你的CPU只需要在传输开始和结束时介入中间过程可以安心处理其他任务系统整体的响应能力和吞吐量会有质的提升。尤其是在需要处理多个传感器数据流或驱动高刷新率外设的复杂嵌入式应用中这套机制的价值会体现得淋漓尽致。
