1. 项目概述与MDIO核心价值在嵌入式网络设备开发中以太网PHY物理层芯片的配置与管理是网络功能正常运行的基石。想象一下你设计了一块搭载TI AM64x处理器的工业网关板卡硬件上MAC和PHY已经通过RGMII接口正确连接但上电后网络端口就是“灯不亮、没反应”。问题往往不在于硬件链路而在于软件尚未“唤醒”并配置PHY。这个“唤醒”与对话的桥梁就是MDIOManagement Data Input/Output。MDIO是IEEE 802.3标准定义的一套简洁而高效的两线制串行管理接口MDC时钟线和MDIO双向数据线专门用于CPU或交换芯片如CPSW与PHY芯片之间的通信。它的核心价值在于标准化和低资源占用。通过这区区两根线你可以查询PHY的厂商ID、配置其工作模式10/100/1000Mbps、全/半双工、启用/禁用自协商、监控链路状态和各类错误计数器甚至进行环回测试。没有MDIOPHY就像一个未被配置的“黑盒”无法与MAC协同工作。在德州仪器TI的AM64x和AM243x这类高性能多核处理器中CPSW通用平台交换机子系统集成了完整的以太网交换和MAC功能其内置的MDIO控制器模块就是我们与外部PHY“对话”的硬件引擎。与使用GPIO模拟MDIO时序的软件方案相比硬件MDIO控制器可靠性高、不占用CPU资源并且支持后台自动轮询PHY状态极大地简化了驱动开发。本文将深入解析AM64x/AM243x CPSW MDIO模块的寄存器配置细节与PHY管理实战手把手带你从硬件原理走到驱动代码解决PHY管理中的常见痛点。2. MDIO协议基础与CPSW模块架构解析2.1 MDIO协议帧格式Clause 22与Clause 45要驾驭CPSW的MDIO控制器必须理解它“说什么语言”。MDIO协议主要有两种“方言”Clause 22和Clause 45。AM64x的CPSW MDIO模块对两者都提供了支持。Clause 22帧格式是经典且最常用的格式适用于大多数10/100/1000M PHY。一帧数据由以下部分组成前导码Preamble32个连续的“1”比特用于同步时钟和标识帧开始。起始位Start2比特“01”标识帧类型开始。操作码Opcode2比特“10”表示读“01”表示写。PHY地址PHYADR5比特可寻址32个PHY设备0-31。寄存器地址REGADR5比特每个PHY内可寻址32个寄存器0-31。转换位TA读操作时主机释放MDIO线PHY驱动2比特TA先一个高阻态Z后一个“0”写操作时主机直接输出“10”。数据Data16比特即要读取或写入的寄存器内容。Clause 45帧格式则更为先进主要用于更复杂、寄存器空间更大的10G及以上速率PHY。它引入了两阶段操作地址帧用于指定要访问的MMDMDIO Manageable Device和该MMD内的寄存器地址。数据帧执行实际的读或写操作。 Clause 45帧的ST码起始码为“00”并且包含了更长的寄存器地址字段16位能访问65536个寄存器极大地扩展了管理能力。在CPSW中通过CPSW_MDIO_CLAUS45_REG寄存器的对应位可以为每个PHY地址独立选择其工作模式。2.2 CPSW MDIO模块功能框图与工作模式AM64x的CPSW MDIO模块并非一个简单的移位寄存器而是一个带有状态机、仲裁器和中断系统的完整硬件控制器。其核心功能可以概括为以下几点自动轮询Polling引擎这是MDIO模块最实用的功能之一。一旦使能模块会自动、周期性地轮询所有被使能的PHY地址通过CPSW_MDIO_POLL_EN_REG配置读取其通用状态寄存器通常为寄存器1并更新两个关键状态寄存器CPSW_MDIO_ALIVE_REG某一位为1表示对应地址的PHY响应了最近的访问即“存活”。CPSW_MDIO_LINK_REG某一位为1表示对应地址的PHY报告链路已建立。 这个功能让驱动无需主动干预就能实时感知网络拓扑变化如网线插拔。用户访问通道User Access Channels这是软件主动发起读写操作的接口。AM64x提供了两个独立的用户访问通道k0, 1对应CPSW_MDIO_USER_ACCESS_REG_0/1和CPSW_MDIO_USER_PHY_SEL_REG_0/1寄存器。软件可以在这两个通道上排队读写任务MDIO模块内部的轮询仲裁器Round-Robin Arbiter会公平地调度自动轮询和用户访问请求避免冲突。中断系统模块支持两种中断源链路状态变化中断当被监控的PHY在USER_PHY_SEL中指定链路状态LINK发生变化时触发。用户命令完成中断当通过USER_ACCESS_REG发起的读写操作完成时触发。 中断的使能、屏蔽和状态查看都有对应的寄存器组*_INT_RAW_REG,*_MASKED_REG,*_MASK_SET_REG,*_MASK_CLEAR_REG进行精细控制。工作模式正常模式Normal Mode默认模式支持自动轮询和用户访问。状态改变模式State Change Mode通过CPSW_MDIO_POLL_REG[30]设置。在此模式下任何PHY的ALIVE或LINK状态位发生变化都会触发一个统一的中断LINKINTRAW[0]适用于需要快速响应任意PHY状态变化的场景。手动模式Manual Mode通过CPSW_MDIO_POLL_REG[31]设置。此模式下软件通过CPSW_MDIO_MANUAL_IF_REG直接控制MDC和MDIO引脚的电平可以用于调试或驱动非标准的PHY设备。理解这个架构后我们就能明白对MDIO的编程本质上是对这几大功能单元的配置与协同。接下来我们将进入最核心的环节——寄存器配置。3. 核心寄存器详解与配置策略TI的技术参考手册TRM列出了所有寄存器但直接阅读原始手册往往令人望而生畏。我将结合实战经验对关键寄存器进行“翻译”和解读并给出典型的配置流程和参数计算。3.1 控制与配置类寄存器这类寄存器用于搭建MDIO模块的运行环境。1. CPSW_MDIO_CONTROL_REG (偏移 0xF04)这是MDIO模块的“总开关”和基础配置寄存器。ENABLE (Bit 30)MDIO状态机使能位。必须置1模块才能工作。手册特别提示如果使用字节访问byte access此位必须是最后写入的。PREAMBLE (Bit 20)前导码禁止位。置1时在Clause 22模式下发送帧时将不包含32位前导码。绝大多数标准PHY都需要前导码因此通常保持为0。除非你连接的PHY有特殊要求。CLKDIV (Bit 15:0)时钟分频器。这是配置中最容易出错的地方之一。它决定了MDC时钟的输出频率。公式为MDCLK频率 输入时钟频率 / (CLKDIV 1)。输入时钟频率需要查阅芯片数据手册和系统时钟树确定MDIO模块的输入时钟源例如可能是CPPI_ICLK。假设输入时钟为100 MHz。MDC频率限制IEEE 802.3规定MDC最大频率为2.5 MHz。为了稳定可靠通常配置在1-2.5 MHz之间。计算示例若输入时钟为100 MHz目标MDC为2.5 MHz则CLKDIV (100 / 2.5) - 1 39。配置时需写入0x27。注意事项CLKDIV不能为0为0时会禁用MDC输出。复位默认值为0xFF对应很低的频率务必根据实际系统时钟重新计算配置。2. CPSW_MDIO_POLL_REG (偏移 0xF34)IPG (Bit 7:0)轮询包间隔。定义了两次自动轮询操作之间间隔的MDCLK周期数。这决定了轮询的频率。例如如果MDC2.5MHz设置IPG250则轮询间隔约为(250 cycles) / (2.5e6 Hz) 100 us。需要根据系统对链路状态响应速度的要求来权衡。值太小会增加总线负载值太大则状态更新慢。3. CPSW_MDIO_POLL_EN_REG (偏移 0xF38)POLL_EN (Bit 31:0)32位分别对应PHY地址0-31。某位置1则启用对该地址PHY的自动轮询。一个重要的硬件限制Bit 31必须始终置1无论PREAMBLE位如何设置。即使你的系统没有PHY 31也需要将此位置1。通常我们会根据实际板载PHY的地址来设置此寄存器。例如若PHY地址为0和1则配置POLL_EN 0x00000003。4. CPSW_MDIO_CLAUS45_REG (偏移 0xF3C)CLAUSE45 (Bit 31:0)32位分别对应PHY地址0-31。某位置1则该地址的PHY使用Clause 45模式通信清0则使用Clause 22模式。必须根据实际连接的PHY型号正确设置。常见的10/100/1000M PHY通常使用Clause 22。3.2 状态与中断类寄存器这类寄存器用于监控PHY状态和处理异步事件。1. CPSW_MDIO_ALIVE_REG (偏移 0xF08)ALIVE (Bit 31:0)只读位虽然描述为R/W但写入1是用于清除。某位置1表示最近一次对该地址PHY的访问无论是用户访问还是轮询得到了PHY的应答ACK。这是检测PHY是否物理存在于总线上的最直接方法。上电初始化后应读取此寄存器来确认PHY地址配置是否正确。2. CPSW_MDIO_LINK_REG (偏移 0xF0C)LINK (Bit 31:0)只读位。某位置1表示对应地址的PHY在最近一次轮询中报告链路已建立通常是通过读取PHY的通用状态寄存器Bit 2。这是驱动判断网络端口是否连接有效的关键依据。3. CPSW_MDIO_USER_PHY_SEL_REG_k (偏移 0xF84 k*8)这个寄存器为每个用户访问通道k0,1指定了一个需要特殊监控的PHY。PHYADR_MON (Bit 4:0)指定要监控链路状态的PHY地址0-31。LINKINT_ENABLE (Bit 6)置1时使能该监控PHY的链路状态变化中断。LINKSEL (Bit 7)链路状态选择。0默认表示链路状态来自MDIO轮询结果即LINK寄存器1表示链路状态来自芯片的MLINK硬件引脚输入。在常规MDIO管理场景下应设置为0。4. 中断相关寄存器组包括LINK_INT_*和USER_INT_*两组。其操作逻辑是标准的“Raw-Mask-Masked”三层模型*_RAW_REG原始中断状态。无论中断是否被屏蔽事件发生即置位。写1清除。*_MASK_SET_REG中断屏蔽设置寄存器。写1到某位使能对应中断。*_MASK_CLEAR_REG中断屏蔽清除寄存器。写1到某位禁用对应中断。*_MASKED_REG被屏蔽后的中断状态。只有当RAW位为1且对应MASK位也为1时此位才为1并且会触发CPU中断。同样写1清除。关键操作顺序初始化时先向*_MASK_CLEAR_REG写1禁用所有中断再根据需要向*_MASK_SET_REG写1使能特定中断。处理中断时先读取*_MASKED_REG确定中断源并处理然后向*_RAW_REG和*_MASKED_REG的对应位写1以清除中断标志。3.3 数据访问类寄存器这是软件与PHY交互的核心窗口。1. CPSW_MDIO_USER_ACCESS_REG_k (偏移 0xF80 k*8)这是发起一次PHY读写操作的“命令参数与数据寄存器”。PHYADR (Bit 20:16)目标PHY地址0-31。REGADR (Bit 25:21)目标PHY寄存器地址Clause 22模式为5位Clause 45模式作为MMD编号。WRITE (Bit 30)操作类型。1写0读。DATA (Bit 15:0)写操作时是要写入的数据读操作完成后是从PHY读取到的数据。GO (Bit 31)命令启动位。软件配置好上述字段后将GO位置1MDIO状态机便开始执行此次操作。操作完成后硬件会自动清除GO位。ACK (Bit 29)仅在读操作时有意义。当GO位被硬件清除后检查ACK位若为1表示读操作成功且PHY应答若为0表示读操作失败超时或无应答。2. CPSW_MDIO_USER_ADDR0/1_REG (偏移 0xF40, 0xF44)这两个寄存器仅在Clause 45模式下使用。在Clause 45的地址帧阶段它们提供要访问的16位寄存器地址。对于Clause 22模式忽略此寄存器。4. 软件驱动实战从初始化到PHY读写理解了寄存器我们来看如何用代码将它们串联起来完成一个完整的MDIO驱动流程。以下代码基于典型的裸机或RTOS环境使用C语言风格描述。4.1 MDIO模块初始化流程初始化的目标是让MDIO模块进入一个可以正常工作的状态并开始自动轮询PHY。// 假设 MDIO 模块基地址为 CPSW_MDIO_BASE #define MDIO_REG(offset) *(volatile uint32_t *)(CPSW_MDIO_BASE (offset)) void mdio_init(void) { // 1. 配置MDC时钟频率 (假设输入时钟150MHz目标MDC 2.5MHz) uint32_t clk_div (150000000 / 2500000) - 1; // 计算结果为 59 uint32_t ctrl_reg MDIO_REG(0xF04); // 读取当前CONTROL_REG ctrl_reg ~(0xFFFF); // 清除CLKDIV字段 ctrl_reg | (clk_div 0xFFFF); // 设置新的分频值 // 可选禁用前导码如果PHY支持通常保持0 // ctrl_reg ~(1 20); // 最后设置ENABLE位并确保它是最后写入的特别是字节访问时 ctrl_reg | (1 30); // 设置ENABLE位 MDIO_REG(0xF04) ctrl_reg; // 一次性写入 // 2. 配置轮询间隔 (例如设置IPG为500个MDC周期) MDIO_REG(0xF34) (500 0xFF); // 设置IPG字段并确保手动模式关闭 // 3. 启用自动轮询 (假设我们想轮询PHY地址0和1且必须置位bit31) MDIO_REG(0xF38) (1U 31) | (1 1) | (1 0); // 使能对PHY 0, 1 和 31 的轮询 // 4. 配置PHY模式 (假设PHY 0和1使用Clause 22) MDIO_REG(0xF3C) 0x00000000; // 所有PHY使用Clause 22 // 5. 配置用户访问通道0监控PHY 0的链路状态并启用其中断 uint32_t phy_sel_reg 0; phy_sel_reg | (0 0); // PHYADR_MON 0监控PHY地址0 phy_sel_reg | (1 6); // LINKINT_ENABLE 1使能链路变化中断 phy_sel_reg | (0 7); // LINKSEL 0使用MDIO轮询结果 MDIO_REG(0xF84) phy_sel_reg; // 配置USER_PHY_SEL_REG_0 // 6. 初始化中断系统以用户命令完成中断为例 MDIO_REG(0xF2C) 0x3; // USER_INT_MASK_CLEAR: 先禁用通道0和1的中断 MDIO_REG(0xF28) 0x1; // USER_INT_MASK_SET: 使能通道0的用户命令完成中断 // 清除可能存在的残留中断标志 MDIO_REG(0xF20) 0x3; // 写1清除USER_INT_RAW MDIO_REG(0xF24) 0x3; // 写1清除USER_INT_MASKED // 7. 等待MDIO状态机就绪IDLE位为1 while (!(MDIO_REG(0xF04) (1 31))) { // 等待IDLE位变为1 } }4.2 PHY寄存器读写操作初始化完成后就可以通过用户访问通道与PHY进行交互了。下面提供轮询和中断两种方式的读写函数。轮询方式写PHY寄存器int mdio_phy_write(uint8_t phy_addr, uint8_t reg_addr, uint16_t data) { volatile uint32_t *user_access_reg MDIO_REG(0xF80); // 使用通道0 // 1. 等待通道空闲 (GO位为0) while (*user_access_reg (1 31)) { // 超时处理应在此添加 } // 2. 组装命令并写入寄存器注意GO位最后置1 uint32_t cmd 0; cmd | (phy_addr 0x1F) 16; // PHYADR cmd | (reg_addr 0x1F) 21; // REGADR cmd | (data 0xFFFF); // DATA cmd | (1 30); // WRITE 1 cmd | (1 31); // GO 1 (启动操作) *user_access_reg cmd; // 3. 等待操作完成 (GO位被硬件清零) while (*user_access_reg (1 31)) { // 超时处理 } return 0; // 成功 }轮询方式读PHY寄存器int mdio_phy_read(uint8_t phy_addr, uint8_t reg_addr, uint16_t *data) { volatile uint32_t *user_access_reg MDIO_REG(0xF80); // 1. 等待通道空闲 while (*user_access_reg (1 31)) { // 超时 } // 2. 组装读命令并启动 uint32_t cmd 0; cmd | (phy_addr 0x1F) 16; // PHYADR cmd | (reg_addr 0x1F) 21; // REGADR cmd | (0 30); // WRITE 0 (读操作) cmd | (1 31); // GO 1 *user_access_reg cmd; // 3. 等待操作完成 while (*user_access_reg (1 31)) { // 超时 } // 4. 检查ACK位并读取数据 if (*user_access_reg (1 29)) { // ACK位为1 *data (*user_access_reg) 0xFFFF; return 0; // 成功 } else { return -1; // 失败PHY无应答 } }中断方式处理如果使能了用户命令完成中断在中断服务程序ISR中你应该读取CPSW_MDIO_USER_INT_MASKED_REG确定是哪个通道触发了中断。根据通道号读取对应的CPSW_MDIO_USER_ACCESS_REG_k获取数据读操作或确认完成写操作。向CPSW_MDIO_USER_INT_RAW_REG和CPSW_MDIO_USER_INT_MASKED_REG的对应位写1以清除中断标志。 这种方式避免了CPU轮询等待提高了效率。4.3 典型PHY配置流程示例以一个常见的Marvell 88E1111 PHY为例配置其工作在RGMII to Copper模式并启用自协商。int phy_marvell_88e1111_init(uint8_t phy_addr) { uint16_t reg_val; // 1. 读取PHY ID验证通信正常 if (mdio_phy_read(phy_addr, 2, ®_val) ! 0) { // 寄存器2,3为PHY ID return -1; // 通信失败 } printf(PHY ID1: 0x%04X\n, reg_val); mdio_phy_read(phy_addr, 3, ®_val); printf(PHY ID2: 0x%04X\n, reg_val); // 2. 软件复位PHY (寄存器0, Bit 15) mdio_phy_write(phy_addr, 0, (1 15)); // 等待复位完成寄存器0的Bit15自清零 do { mdio_phy_read(phy_addr, 0, ®_val); } while (reg_val (1 15)); // 3. 配置RGMII时序 (针对88E1111的特定寄存器) // 寄存器22, Page 2 mdio_phy_write(phy_addr, 22, 0x0002); // 选择Page 2 // 寄存器21, 调整RGMII RX/TX时钟时序 mdio_phy_write(phy_addr, 21, 0x1E1B); // 切回Page 0 mdio_phy_write(phy_addr, 22, 0x0000); // 4. 配置自动协商广告能力 (寄存器4) // 广告1000M全双工、100M全/半双工、10M全/半双工 reg_val (1 9) | (1 8) | (1 7); // 1000BASE-T FD/HD reg_val | (1 6) | (1 5); // 100BASE-TX FD/HD reg_val | (1 4) | (1 3); // 10BASE-T FD/HD mdio_phy_write(phy_addr, 4, reg_val); // 5. 重启自动协商 (寄存器0, Bit 9置1) mdio_phy_read(phy_addr, 0, ®_val); reg_val | (1 9); // 设置Restart Auto-Negotiation位 reg_val | (1 12); // 同时可能需设置Aneg Enable位 mdio_phy_write(phy_addr, 0, reg_val); // 6. 等待自协商完成 (轮询寄存器1的Bit5) int timeout 1000; // 超时计数 do { mdio_phy_read(phy_addr, 1, ®_val); if (--timeout 0) { return -2; // 自协商超时 } // 此处应添加延时 } while (!(reg_val (1 5))); // Bit5为1表示自协商完成 // 7. 读取协商结果 (寄存器17/18等) mdio_phy_read(phy_addr, 17, ®_val); printf(Auto-Negotiation Result: 0x%04X\n, reg_val); return 0; // 初始化成功 }5. 调试技巧与常见问题排查在实际开发中MDIO通信失败是常见问题。以下是一个系统性的排查清单和调试方法。5.1 硬件连接检查MDC/MDIO上拉确保MDC和MDIO线路上有适当的上拉电阻通常4.7kΩ-10kΩ。MDIO是开漏输出没有上拉无法输出高电平。PHY地址确认PHY芯片的地址引脚PHYAD[4:0]配置是否正确。这是最常出错的地方。地址错误会导致无应答。电源与复位确认PHY芯片的电源稳定复位信号已释放。5.2 软件配置问题排查表现象可能原因排查步骤与解决方法读取PHY ID始终失败ACK01. MDIO模块未使能。2. MDC时钟频率配置错误。3. PHY地址错误。4. 硬件链路问题。1. 确认CPSW_MDIO_CONTROL_REG[30](ENABLE) 1。2. 计算并核对CLKDIV值用示波器测量MDC引脚是否有正确频率的时钟输出。3. 查阅PHY芯片手册和原理图核对地址。尝试扫描地址0-31。4. 检查MDC/MDIO走线、上拉电阻。自动轮询不更新ALIVE/LINK寄存器1. 轮询未使能。2.POLL_EN_REG配置错误特别是Bit 31未置1。3. IPG设置过大。1. 确认ENABLE位已置1。2. 确认POLL_EN_REG值正确务必保证Bit 311。3. 检查CPSW_MDIO_POLL_REG[7:0](IPG)是否设置合理尝试减小该值。读写操作超时GO位不清零1. MDIO总线被占用如轮询正在进行。2. PHY芯片故障或未响应。3. Clause 22/45模式配置错误。1. 在发起用户访问前确保GO位为0。可增加重试机制。2. 用示波器抓取MDC和MDIO波形看PHY是否在TA阶段给出了应答。3. 确认CPSW_MDIO_CLAUS45_REG中对应PHY地址的位配置正确。中断无法触发1. 中断未在系统级使能如ARM GIC。2. MDIO模块内中断未使能*_MASK_SET。3. 中断标志未清除导致后续中断被屏蔽。1. 确认CPU全局中断使能并配置好MDIO模块对应的中断线。2. 确认已正确配置USER_INT_MASK_SET_REG或LINKINT_ENABLE位。3.严格遵循中断清除顺序先处理再向*_RAW_REG和*_MASKED_REG写1清除。ALIVE寄存器位能置位但LINK位始终为01. 网线未连接或对端设备未上电。2. PHY自协商未完成或失败。3. MAC侧配置如RGMII模式不正确。1. 检查物理连接。2. 通过MDIO读取PHY的状态寄存器如寄存器1的Bit2确认PHY自身是否报告链路已建立。如果PHY报告有链接而LINK寄存器没有检查LINKSEL位配置。3. 检查CPSW的端口配置CPSW_PN_MAC_CONTROL_REG等确保MAC模式与PHY匹配。5.3 高级调试手段手动模式与示波器当逻辑分析仪或示波器可用时调试将直观很多。启用手动模式将CPSW_MDIO_POLL_REG[31]置1。通过CPSW_MDIO_MANUAL_IF_REG寄存器你可以控制MDIO_MDCLK_O位产生时钟。控制MDIO_OE位控制MDIO引脚方向输出/输入。通过MDIO_PIN位读取或驱动MDIO数据线。通过软件模拟MDIO帧的发送和接收可以逐位检查波形精准定位是起始位、地址、数据还是TA阶段出了问题。这是解决复杂硬件兼容性问题的终极武器。5.4 性能与稳定性优化建议中断与轮询结合对于链路状态监控使用MDIO模块的自动轮询和链路变化中断是最佳实践功耗低且响应及时。对于配置PHY使用用户访问通道。错误重试机制在读写函数中加入重试逻辑例如3次提高在噪声环境下的鲁棒性。时钟配置验证系统时钟变化后如PLL重配置务必重新计算并设置MDIO的CLKDIV。PHY初始化延时PHY上电或复位后需要一定时间毫秒级才能响应MDIO命令。在初始化代码的开始添加足够的延时例如mdelay(100)。6. 与Linux内核驱动的关联在运行Linux系统的AM64x平台上通常不会直接操作这些寄存器而是使用内核自带的MDIO总线框架和PHY驱动。TI提供的cpsw或cpsw_new驱动会完成CPSW MDIO控制器的底层初始化包括配置时钟、轮询等并将其注册为一个mdio_bus。驱动开发者需要做的是在设备树Device Tree中正确描述PHY指定其MDIO总线、地址、兼容字符串如ethernet-phy-id0141.0dd1以及可选的复位GPIO等信息。内核启动时MDIO总线驱动会扫描总线PHY驱动会根据兼容性字符串被匹配并初始化。应用程序通过Socket接口访问网络PHY的状态管理链路检测、自协商完全由内核驱动自动处理。理解本文所述的寄存器级操作能帮助你在编写裸机程序、调试底层驱动问题、或为不支持的PHY编写内核驱动时拥有彻底解决问题的底气。当ifconfig看不到网络接口或者dmesg里出现PHY not found的错误时你就能知道该去检查设备树里的phy-handle还是该用mdio-tool去手动探测总线抑或是需要深入MDIO控制器寄存器去寻找线索。
AM64x CPSW MDIO控制器详解：从协议到驱动的PHY管理实战
1. 项目概述与MDIO核心价值在嵌入式网络设备开发中以太网PHY物理层芯片的配置与管理是网络功能正常运行的基石。想象一下你设计了一块搭载TI AM64x处理器的工业网关板卡硬件上MAC和PHY已经通过RGMII接口正确连接但上电后网络端口就是“灯不亮、没反应”。问题往往不在于硬件链路而在于软件尚未“唤醒”并配置PHY。这个“唤醒”与对话的桥梁就是MDIOManagement Data Input/Output。MDIO是IEEE 802.3标准定义的一套简洁而高效的两线制串行管理接口MDC时钟线和MDIO双向数据线专门用于CPU或交换芯片如CPSW与PHY芯片之间的通信。它的核心价值在于标准化和低资源占用。通过这区区两根线你可以查询PHY的厂商ID、配置其工作模式10/100/1000Mbps、全/半双工、启用/禁用自协商、监控链路状态和各类错误计数器甚至进行环回测试。没有MDIOPHY就像一个未被配置的“黑盒”无法与MAC协同工作。在德州仪器TI的AM64x和AM243x这类高性能多核处理器中CPSW通用平台交换机子系统集成了完整的以太网交换和MAC功能其内置的MDIO控制器模块就是我们与外部PHY“对话”的硬件引擎。与使用GPIO模拟MDIO时序的软件方案相比硬件MDIO控制器可靠性高、不占用CPU资源并且支持后台自动轮询PHY状态极大地简化了驱动开发。本文将深入解析AM64x/AM243x CPSW MDIO模块的寄存器配置细节与PHY管理实战手把手带你从硬件原理走到驱动代码解决PHY管理中的常见痛点。2. MDIO协议基础与CPSW模块架构解析2.1 MDIO协议帧格式Clause 22与Clause 45要驾驭CPSW的MDIO控制器必须理解它“说什么语言”。MDIO协议主要有两种“方言”Clause 22和Clause 45。AM64x的CPSW MDIO模块对两者都提供了支持。Clause 22帧格式是经典且最常用的格式适用于大多数10/100/1000M PHY。一帧数据由以下部分组成前导码Preamble32个连续的“1”比特用于同步时钟和标识帧开始。起始位Start2比特“01”标识帧类型开始。操作码Opcode2比特“10”表示读“01”表示写。PHY地址PHYADR5比特可寻址32个PHY设备0-31。寄存器地址REGADR5比特每个PHY内可寻址32个寄存器0-31。转换位TA读操作时主机释放MDIO线PHY驱动2比特TA先一个高阻态Z后一个“0”写操作时主机直接输出“10”。数据Data16比特即要读取或写入的寄存器内容。Clause 45帧格式则更为先进主要用于更复杂、寄存器空间更大的10G及以上速率PHY。它引入了两阶段操作地址帧用于指定要访问的MMDMDIO Manageable Device和该MMD内的寄存器地址。数据帧执行实际的读或写操作。 Clause 45帧的ST码起始码为“00”并且包含了更长的寄存器地址字段16位能访问65536个寄存器极大地扩展了管理能力。在CPSW中通过CPSW_MDIO_CLAUS45_REG寄存器的对应位可以为每个PHY地址独立选择其工作模式。2.2 CPSW MDIO模块功能框图与工作模式AM64x的CPSW MDIO模块并非一个简单的移位寄存器而是一个带有状态机、仲裁器和中断系统的完整硬件控制器。其核心功能可以概括为以下几点自动轮询Polling引擎这是MDIO模块最实用的功能之一。一旦使能模块会自动、周期性地轮询所有被使能的PHY地址通过CPSW_MDIO_POLL_EN_REG配置读取其通用状态寄存器通常为寄存器1并更新两个关键状态寄存器CPSW_MDIO_ALIVE_REG某一位为1表示对应地址的PHY响应了最近的访问即“存活”。CPSW_MDIO_LINK_REG某一位为1表示对应地址的PHY报告链路已建立。 这个功能让驱动无需主动干预就能实时感知网络拓扑变化如网线插拔。用户访问通道User Access Channels这是软件主动发起读写操作的接口。AM64x提供了两个独立的用户访问通道k0, 1对应CPSW_MDIO_USER_ACCESS_REG_0/1和CPSW_MDIO_USER_PHY_SEL_REG_0/1寄存器。软件可以在这两个通道上排队读写任务MDIO模块内部的轮询仲裁器Round-Robin Arbiter会公平地调度自动轮询和用户访问请求避免冲突。中断系统模块支持两种中断源链路状态变化中断当被监控的PHY在USER_PHY_SEL中指定链路状态LINK发生变化时触发。用户命令完成中断当通过USER_ACCESS_REG发起的读写操作完成时触发。 中断的使能、屏蔽和状态查看都有对应的寄存器组*_INT_RAW_REG,*_MASKED_REG,*_MASK_SET_REG,*_MASK_CLEAR_REG进行精细控制。工作模式正常模式Normal Mode默认模式支持自动轮询和用户访问。状态改变模式State Change Mode通过CPSW_MDIO_POLL_REG[30]设置。在此模式下任何PHY的ALIVE或LINK状态位发生变化都会触发一个统一的中断LINKINTRAW[0]适用于需要快速响应任意PHY状态变化的场景。手动模式Manual Mode通过CPSW_MDIO_POLL_REG[31]设置。此模式下软件通过CPSW_MDIO_MANUAL_IF_REG直接控制MDC和MDIO引脚的电平可以用于调试或驱动非标准的PHY设备。理解这个架构后我们就能明白对MDIO的编程本质上是对这几大功能单元的配置与协同。接下来我们将进入最核心的环节——寄存器配置。3. 核心寄存器详解与配置策略TI的技术参考手册TRM列出了所有寄存器但直接阅读原始手册往往令人望而生畏。我将结合实战经验对关键寄存器进行“翻译”和解读并给出典型的配置流程和参数计算。3.1 控制与配置类寄存器这类寄存器用于搭建MDIO模块的运行环境。1. CPSW_MDIO_CONTROL_REG (偏移 0xF04)这是MDIO模块的“总开关”和基础配置寄存器。ENABLE (Bit 30)MDIO状态机使能位。必须置1模块才能工作。手册特别提示如果使用字节访问byte access此位必须是最后写入的。PREAMBLE (Bit 20)前导码禁止位。置1时在Clause 22模式下发送帧时将不包含32位前导码。绝大多数标准PHY都需要前导码因此通常保持为0。除非你连接的PHY有特殊要求。CLKDIV (Bit 15:0)时钟分频器。这是配置中最容易出错的地方之一。它决定了MDC时钟的输出频率。公式为MDCLK频率 输入时钟频率 / (CLKDIV 1)。输入时钟频率需要查阅芯片数据手册和系统时钟树确定MDIO模块的输入时钟源例如可能是CPPI_ICLK。假设输入时钟为100 MHz。MDC频率限制IEEE 802.3规定MDC最大频率为2.5 MHz。为了稳定可靠通常配置在1-2.5 MHz之间。计算示例若输入时钟为100 MHz目标MDC为2.5 MHz则CLKDIV (100 / 2.5) - 1 39。配置时需写入0x27。注意事项CLKDIV不能为0为0时会禁用MDC输出。复位默认值为0xFF对应很低的频率务必根据实际系统时钟重新计算配置。2. CPSW_MDIO_POLL_REG (偏移 0xF34)IPG (Bit 7:0)轮询包间隔。定义了两次自动轮询操作之间间隔的MDCLK周期数。这决定了轮询的频率。例如如果MDC2.5MHz设置IPG250则轮询间隔约为(250 cycles) / (2.5e6 Hz) 100 us。需要根据系统对链路状态响应速度的要求来权衡。值太小会增加总线负载值太大则状态更新慢。3. CPSW_MDIO_POLL_EN_REG (偏移 0xF38)POLL_EN (Bit 31:0)32位分别对应PHY地址0-31。某位置1则启用对该地址PHY的自动轮询。一个重要的硬件限制Bit 31必须始终置1无论PREAMBLE位如何设置。即使你的系统没有PHY 31也需要将此位置1。通常我们会根据实际板载PHY的地址来设置此寄存器。例如若PHY地址为0和1则配置POLL_EN 0x00000003。4. CPSW_MDIO_CLAUS45_REG (偏移 0xF3C)CLAUSE45 (Bit 31:0)32位分别对应PHY地址0-31。某位置1则该地址的PHY使用Clause 45模式通信清0则使用Clause 22模式。必须根据实际连接的PHY型号正确设置。常见的10/100/1000M PHY通常使用Clause 22。3.2 状态与中断类寄存器这类寄存器用于监控PHY状态和处理异步事件。1. CPSW_MDIO_ALIVE_REG (偏移 0xF08)ALIVE (Bit 31:0)只读位虽然描述为R/W但写入1是用于清除。某位置1表示最近一次对该地址PHY的访问无论是用户访问还是轮询得到了PHY的应答ACK。这是检测PHY是否物理存在于总线上的最直接方法。上电初始化后应读取此寄存器来确认PHY地址配置是否正确。2. CPSW_MDIO_LINK_REG (偏移 0xF0C)LINK (Bit 31:0)只读位。某位置1表示对应地址的PHY在最近一次轮询中报告链路已建立通常是通过读取PHY的通用状态寄存器Bit 2。这是驱动判断网络端口是否连接有效的关键依据。3. CPSW_MDIO_USER_PHY_SEL_REG_k (偏移 0xF84 k*8)这个寄存器为每个用户访问通道k0,1指定了一个需要特殊监控的PHY。PHYADR_MON (Bit 4:0)指定要监控链路状态的PHY地址0-31。LINKINT_ENABLE (Bit 6)置1时使能该监控PHY的链路状态变化中断。LINKSEL (Bit 7)链路状态选择。0默认表示链路状态来自MDIO轮询结果即LINK寄存器1表示链路状态来自芯片的MLINK硬件引脚输入。在常规MDIO管理场景下应设置为0。4. 中断相关寄存器组包括LINK_INT_*和USER_INT_*两组。其操作逻辑是标准的“Raw-Mask-Masked”三层模型*_RAW_REG原始中断状态。无论中断是否被屏蔽事件发生即置位。写1清除。*_MASK_SET_REG中断屏蔽设置寄存器。写1到某位使能对应中断。*_MASK_CLEAR_REG中断屏蔽清除寄存器。写1到某位禁用对应中断。*_MASKED_REG被屏蔽后的中断状态。只有当RAW位为1且对应MASK位也为1时此位才为1并且会触发CPU中断。同样写1清除。关键操作顺序初始化时先向*_MASK_CLEAR_REG写1禁用所有中断再根据需要向*_MASK_SET_REG写1使能特定中断。处理中断时先读取*_MASKED_REG确定中断源并处理然后向*_RAW_REG和*_MASKED_REG的对应位写1以清除中断标志。3.3 数据访问类寄存器这是软件与PHY交互的核心窗口。1. CPSW_MDIO_USER_ACCESS_REG_k (偏移 0xF80 k*8)这是发起一次PHY读写操作的“命令参数与数据寄存器”。PHYADR (Bit 20:16)目标PHY地址0-31。REGADR (Bit 25:21)目标PHY寄存器地址Clause 22模式为5位Clause 45模式作为MMD编号。WRITE (Bit 30)操作类型。1写0读。DATA (Bit 15:0)写操作时是要写入的数据读操作完成后是从PHY读取到的数据。GO (Bit 31)命令启动位。软件配置好上述字段后将GO位置1MDIO状态机便开始执行此次操作。操作完成后硬件会自动清除GO位。ACK (Bit 29)仅在读操作时有意义。当GO位被硬件清除后检查ACK位若为1表示读操作成功且PHY应答若为0表示读操作失败超时或无应答。2. CPSW_MDIO_USER_ADDR0/1_REG (偏移 0xF40, 0xF44)这两个寄存器仅在Clause 45模式下使用。在Clause 45的地址帧阶段它们提供要访问的16位寄存器地址。对于Clause 22模式忽略此寄存器。4. 软件驱动实战从初始化到PHY读写理解了寄存器我们来看如何用代码将它们串联起来完成一个完整的MDIO驱动流程。以下代码基于典型的裸机或RTOS环境使用C语言风格描述。4.1 MDIO模块初始化流程初始化的目标是让MDIO模块进入一个可以正常工作的状态并开始自动轮询PHY。// 假设 MDIO 模块基地址为 CPSW_MDIO_BASE #define MDIO_REG(offset) *(volatile uint32_t *)(CPSW_MDIO_BASE (offset)) void mdio_init(void) { // 1. 配置MDC时钟频率 (假设输入时钟150MHz目标MDC 2.5MHz) uint32_t clk_div (150000000 / 2500000) - 1; // 计算结果为 59 uint32_t ctrl_reg MDIO_REG(0xF04); // 读取当前CONTROL_REG ctrl_reg ~(0xFFFF); // 清除CLKDIV字段 ctrl_reg | (clk_div 0xFFFF); // 设置新的分频值 // 可选禁用前导码如果PHY支持通常保持0 // ctrl_reg ~(1 20); // 最后设置ENABLE位并确保它是最后写入的特别是字节访问时 ctrl_reg | (1 30); // 设置ENABLE位 MDIO_REG(0xF04) ctrl_reg; // 一次性写入 // 2. 配置轮询间隔 (例如设置IPG为500个MDC周期) MDIO_REG(0xF34) (500 0xFF); // 设置IPG字段并确保手动模式关闭 // 3. 启用自动轮询 (假设我们想轮询PHY地址0和1且必须置位bit31) MDIO_REG(0xF38) (1U 31) | (1 1) | (1 0); // 使能对PHY 0, 1 和 31 的轮询 // 4. 配置PHY模式 (假设PHY 0和1使用Clause 22) MDIO_REG(0xF3C) 0x00000000; // 所有PHY使用Clause 22 // 5. 配置用户访问通道0监控PHY 0的链路状态并启用其中断 uint32_t phy_sel_reg 0; phy_sel_reg | (0 0); // PHYADR_MON 0监控PHY地址0 phy_sel_reg | (1 6); // LINKINT_ENABLE 1使能链路变化中断 phy_sel_reg | (0 7); // LINKSEL 0使用MDIO轮询结果 MDIO_REG(0xF84) phy_sel_reg; // 配置USER_PHY_SEL_REG_0 // 6. 初始化中断系统以用户命令完成中断为例 MDIO_REG(0xF2C) 0x3; // USER_INT_MASK_CLEAR: 先禁用通道0和1的中断 MDIO_REG(0xF28) 0x1; // USER_INT_MASK_SET: 使能通道0的用户命令完成中断 // 清除可能存在的残留中断标志 MDIO_REG(0xF20) 0x3; // 写1清除USER_INT_RAW MDIO_REG(0xF24) 0x3; // 写1清除USER_INT_MASKED // 7. 等待MDIO状态机就绪IDLE位为1 while (!(MDIO_REG(0xF04) (1 31))) { // 等待IDLE位变为1 } }4.2 PHY寄存器读写操作初始化完成后就可以通过用户访问通道与PHY进行交互了。下面提供轮询和中断两种方式的读写函数。轮询方式写PHY寄存器int mdio_phy_write(uint8_t phy_addr, uint8_t reg_addr, uint16_t data) { volatile uint32_t *user_access_reg MDIO_REG(0xF80); // 使用通道0 // 1. 等待通道空闲 (GO位为0) while (*user_access_reg (1 31)) { // 超时处理应在此添加 } // 2. 组装命令并写入寄存器注意GO位最后置1 uint32_t cmd 0; cmd | (phy_addr 0x1F) 16; // PHYADR cmd | (reg_addr 0x1F) 21; // REGADR cmd | (data 0xFFFF); // DATA cmd | (1 30); // WRITE 1 cmd | (1 31); // GO 1 (启动操作) *user_access_reg cmd; // 3. 等待操作完成 (GO位被硬件清零) while (*user_access_reg (1 31)) { // 超时处理 } return 0; // 成功 }轮询方式读PHY寄存器int mdio_phy_read(uint8_t phy_addr, uint8_t reg_addr, uint16_t *data) { volatile uint32_t *user_access_reg MDIO_REG(0xF80); // 1. 等待通道空闲 while (*user_access_reg (1 31)) { // 超时 } // 2. 组装读命令并启动 uint32_t cmd 0; cmd | (phy_addr 0x1F) 16; // PHYADR cmd | (reg_addr 0x1F) 21; // REGADR cmd | (0 30); // WRITE 0 (读操作) cmd | (1 31); // GO 1 *user_access_reg cmd; // 3. 等待操作完成 while (*user_access_reg (1 31)) { // 超时 } // 4. 检查ACK位并读取数据 if (*user_access_reg (1 29)) { // ACK位为1 *data (*user_access_reg) 0xFFFF; return 0; // 成功 } else { return -1; // 失败PHY无应答 } }中断方式处理如果使能了用户命令完成中断在中断服务程序ISR中你应该读取CPSW_MDIO_USER_INT_MASKED_REG确定是哪个通道触发了中断。根据通道号读取对应的CPSW_MDIO_USER_ACCESS_REG_k获取数据读操作或确认完成写操作。向CPSW_MDIO_USER_INT_RAW_REG和CPSW_MDIO_USER_INT_MASKED_REG的对应位写1以清除中断标志。 这种方式避免了CPU轮询等待提高了效率。4.3 典型PHY配置流程示例以一个常见的Marvell 88E1111 PHY为例配置其工作在RGMII to Copper模式并启用自协商。int phy_marvell_88e1111_init(uint8_t phy_addr) { uint16_t reg_val; // 1. 读取PHY ID验证通信正常 if (mdio_phy_read(phy_addr, 2, ®_val) ! 0) { // 寄存器2,3为PHY ID return -1; // 通信失败 } printf(PHY ID1: 0x%04X\n, reg_val); mdio_phy_read(phy_addr, 3, ®_val); printf(PHY ID2: 0x%04X\n, reg_val); // 2. 软件复位PHY (寄存器0, Bit 15) mdio_phy_write(phy_addr, 0, (1 15)); // 等待复位完成寄存器0的Bit15自清零 do { mdio_phy_read(phy_addr, 0, ®_val); } while (reg_val (1 15)); // 3. 配置RGMII时序 (针对88E1111的特定寄存器) // 寄存器22, Page 2 mdio_phy_write(phy_addr, 22, 0x0002); // 选择Page 2 // 寄存器21, 调整RGMII RX/TX时钟时序 mdio_phy_write(phy_addr, 21, 0x1E1B); // 切回Page 0 mdio_phy_write(phy_addr, 22, 0x0000); // 4. 配置自动协商广告能力 (寄存器4) // 广告1000M全双工、100M全/半双工、10M全/半双工 reg_val (1 9) | (1 8) | (1 7); // 1000BASE-T FD/HD reg_val | (1 6) | (1 5); // 100BASE-TX FD/HD reg_val | (1 4) | (1 3); // 10BASE-T FD/HD mdio_phy_write(phy_addr, 4, reg_val); // 5. 重启自动协商 (寄存器0, Bit 9置1) mdio_phy_read(phy_addr, 0, ®_val); reg_val | (1 9); // 设置Restart Auto-Negotiation位 reg_val | (1 12); // 同时可能需设置Aneg Enable位 mdio_phy_write(phy_addr, 0, reg_val); // 6. 等待自协商完成 (轮询寄存器1的Bit5) int timeout 1000; // 超时计数 do { mdio_phy_read(phy_addr, 1, ®_val); if (--timeout 0) { return -2; // 自协商超时 } // 此处应添加延时 } while (!(reg_val (1 5))); // Bit5为1表示自协商完成 // 7. 读取协商结果 (寄存器17/18等) mdio_phy_read(phy_addr, 17, ®_val); printf(Auto-Negotiation Result: 0x%04X\n, reg_val); return 0; // 初始化成功 }5. 调试技巧与常见问题排查在实际开发中MDIO通信失败是常见问题。以下是一个系统性的排查清单和调试方法。5.1 硬件连接检查MDC/MDIO上拉确保MDC和MDIO线路上有适当的上拉电阻通常4.7kΩ-10kΩ。MDIO是开漏输出没有上拉无法输出高电平。PHY地址确认PHY芯片的地址引脚PHYAD[4:0]配置是否正确。这是最常出错的地方。地址错误会导致无应答。电源与复位确认PHY芯片的电源稳定复位信号已释放。5.2 软件配置问题排查表现象可能原因排查步骤与解决方法读取PHY ID始终失败ACK01. MDIO模块未使能。2. MDC时钟频率配置错误。3. PHY地址错误。4. 硬件链路问题。1. 确认CPSW_MDIO_CONTROL_REG[30](ENABLE) 1。2. 计算并核对CLKDIV值用示波器测量MDC引脚是否有正确频率的时钟输出。3. 查阅PHY芯片手册和原理图核对地址。尝试扫描地址0-31。4. 检查MDC/MDIO走线、上拉电阻。自动轮询不更新ALIVE/LINK寄存器1. 轮询未使能。2.POLL_EN_REG配置错误特别是Bit 31未置1。3. IPG设置过大。1. 确认ENABLE位已置1。2. 确认POLL_EN_REG值正确务必保证Bit 311。3. 检查CPSW_MDIO_POLL_REG[7:0](IPG)是否设置合理尝试减小该值。读写操作超时GO位不清零1. MDIO总线被占用如轮询正在进行。2. PHY芯片故障或未响应。3. Clause 22/45模式配置错误。1. 在发起用户访问前确保GO位为0。可增加重试机制。2. 用示波器抓取MDC和MDIO波形看PHY是否在TA阶段给出了应答。3. 确认CPSW_MDIO_CLAUS45_REG中对应PHY地址的位配置正确。中断无法触发1. 中断未在系统级使能如ARM GIC。2. MDIO模块内中断未使能*_MASK_SET。3. 中断标志未清除导致后续中断被屏蔽。1. 确认CPU全局中断使能并配置好MDIO模块对应的中断线。2. 确认已正确配置USER_INT_MASK_SET_REG或LINKINT_ENABLE位。3.严格遵循中断清除顺序先处理再向*_RAW_REG和*_MASKED_REG写1清除。ALIVE寄存器位能置位但LINK位始终为01. 网线未连接或对端设备未上电。2. PHY自协商未完成或失败。3. MAC侧配置如RGMII模式不正确。1. 检查物理连接。2. 通过MDIO读取PHY的状态寄存器如寄存器1的Bit2确认PHY自身是否报告链路已建立。如果PHY报告有链接而LINK寄存器没有检查LINKSEL位配置。3. 检查CPSW的端口配置CPSW_PN_MAC_CONTROL_REG等确保MAC模式与PHY匹配。5.3 高级调试手段手动模式与示波器当逻辑分析仪或示波器可用时调试将直观很多。启用手动模式将CPSW_MDIO_POLL_REG[31]置1。通过CPSW_MDIO_MANUAL_IF_REG寄存器你可以控制MDIO_MDCLK_O位产生时钟。控制MDIO_OE位控制MDIO引脚方向输出/输入。通过MDIO_PIN位读取或驱动MDIO数据线。通过软件模拟MDIO帧的发送和接收可以逐位检查波形精准定位是起始位、地址、数据还是TA阶段出了问题。这是解决复杂硬件兼容性问题的终极武器。5.4 性能与稳定性优化建议中断与轮询结合对于链路状态监控使用MDIO模块的自动轮询和链路变化中断是最佳实践功耗低且响应及时。对于配置PHY使用用户访问通道。错误重试机制在读写函数中加入重试逻辑例如3次提高在噪声环境下的鲁棒性。时钟配置验证系统时钟变化后如PLL重配置务必重新计算并设置MDIO的CLKDIV。PHY初始化延时PHY上电或复位后需要一定时间毫秒级才能响应MDIO命令。在初始化代码的开始添加足够的延时例如mdelay(100)。6. 与Linux内核驱动的关联在运行Linux系统的AM64x平台上通常不会直接操作这些寄存器而是使用内核自带的MDIO总线框架和PHY驱动。TI提供的cpsw或cpsw_new驱动会完成CPSW MDIO控制器的底层初始化包括配置时钟、轮询等并将其注册为一个mdio_bus。驱动开发者需要做的是在设备树Device Tree中正确描述PHY指定其MDIO总线、地址、兼容字符串如ethernet-phy-id0141.0dd1以及可选的复位GPIO等信息。内核启动时MDIO总线驱动会扫描总线PHY驱动会根据兼容性字符串被匹配并初始化。应用程序通过Socket接口访问网络PHY的状态管理链路检测、自协商完全由内核驱动自动处理。理解本文所述的寄存器级操作能帮助你在编写裸机程序、调试底层驱动问题、或为不支持的PHY编写内核驱动时拥有彻底解决问题的底气。当ifconfig看不到网络接口或者dmesg里出现PHY not found的错误时你就能知道该去检查设备树里的phy-handle还是该用mdio-tool去手动探测总线抑或是需要深入MDIO控制器寄存器去寻找线索。
