1. 项目概述与核心挑战在电机驱动、不间断电源UPS或者多轴伺服控制这类电力电子应用里我们常常会遇到一个经典问题一个DSP控制器需要驱动不止一套三相逆变器。以经典的TI TMS320F240 DSP控制器为例它内置的事件管理器Event Manager硬件资源是固定的——一个全比较单元Full Compare Unit自带硬件死区发生器可以完美驱动一套三相桥臂。但当你手头的项目需要控制两套独立的电机或者一个更复杂的多电平拓扑时硬件资源就捉襟见肘了。第二套逆变器的六路PWM信号从哪里来更关键的是如何为这第二套逆变器生成同样至关重要的死区时间Dead Time直接让互补的上下管PWM信号同时导通哪怕几微秒都会导致桥臂直通Shoot-Through瞬间的大电流足以让昂贵的IGBT或MOSFET“烟花灿烂”。这个资源分配与安全保护的矛盾就是项目起步时最现实的拦路虎。我最初接触这个问题是在一个双电机同步驱动的项目上硬件平台已经选定F240成本控制很严不可能换用更高端的、带更多硬件死区单元的DSP。TI那份经典的SPRA497应用报告给了我启发它没有增加任何外部硬件纯粹通过软件算法和芯片现有的事件管理器特性巧妙地“榨干”了F240的PWM输出潜力为第二套逆变器实现了可靠的软件死区。这不仅仅是写几行代码那么简单它需要对PWM生成机制、定时器同步、影子寄存器更新时机以及中断服务程序ISR的时序有极其深刻的理解。一个微小的计算错误或时序偏差轻则导致电机转矩脉动重则直接炸管。接下来我就结合自己多次调试和实际应用的经验把这个方案的里里外外、坑坑洼洼都拆解清楚。2. 硬件架构与信号分配策略2.1 TMS320F240事件管理器PWM资源盘点要解决问题首先得摸清家底。TMS320F240的事件管理器是它的王牌外设PWM生成能力是其核心。全比较单元Full Compare Unit这是主力部队。基于通用定时器1GP Timer 1它包含3个全比较寄存器CMPR1, CMPR2, CMPR3能产生6路带硬件死区的互补PWM输出PWM1/2, PWM3/4, PWM5/6。硬件死区单元Dead-Band Unit是集成在里面的通过配置DBTCON寄存器可以设置死区时间硬件自动在互补信号间插入延迟完全无需CPU干预。这6路信号天生就是为驱动一个标准的三相全桥逆变器三个桥臂每个桥臂上下管准备的。简单比较单元Simple Compare Unit与独立比较输出这是我们要挖掘的潜力股。它包含3个简单比较寄存器SCMPR1, SCMPR2, SCMPR3能产生3路独立的PWM输出PWM7, PWM8, PWM9。此外三个通用定时器Timer 1, 2, 3各自还有一个独立的比较输出功能可以产生TxPWM信号即T1PWM, T2PWM, T3PWM。注意TxPWM和全比较/简单比较单元是独立的通道。所以总的PWM输出引脚有PWM1~PWM6全比较PWM7~PWM9简单比较以及T1PWM, T2PWM, T3PWM。加起来一共是12路独立的PWM输出引脚。硬件死区只自动服务于PWM1~6这6路。2.2 双逆变器PWM信号连接方案既然硬件死区只照顾第一套逆变器Inverter #1那么我们的目标就是用剩下的6路信号拼凑出驱动第二套逆变器Inverter #2的3对互补PWM并通过软件实现死区。连接方式非常巧妙Inverter #1直接使用PWM1~6。配置全比较单元使能硬件死区。例如PWM1驱动A相上管PWM2驱动A相下管硬件自动插入死区。Inverter #2使用剩下的6路信号组合成3对“软件互补对”。上管驱动使用简单比较输出PWM7, PWM8, PWM9。将它们配置为高电平有效Active High。这意味着当定时器计数值小于比较值时输出高电平打开上管。下管驱动使用独立定时器比较输出T1PWM, T2PWM, T3PWM。将它们配置为低电平有效Active Low。这意味着当定时器计数值小于比较值时输出低电平。但注意对于下管我们需要的是“当上管关闭时经过一个死区延迟后下管才打开”的逻辑。低电平有效配置正好可以与高电平有效的上管信号通过软件计算形成互补死区的关系。具体对应关系如下表所示逆变器桥臂相位上管驱动信号 (高有效)下管驱动信号 (低有效)Inverter #2A相PWM7T1PWMInverter #2B相PWM8T2PWMInverter #2C相PWM9T3PWM关键理解这里并没有使用“一个比较寄存器产生一对互补输出”的硬件逻辑。而是将一个相位的上下管驱动交给了两个完全独立的比较寄存器来控制SCMPRx 和 TxCMPR。这就给了软件极大的灵活性我们可以通过分别计算并设置这两个比较寄存器的值来精确控制上管开启、上管关闭、下管开启、下管关闭这四个时刻从而在中间插入我们想要的死区时间。2.3 系统设计限制与前提采用这个方案意味着你必须接受以下几个系统级的设计约束在项目规划初期就要考虑清楚PWM周期必须同步因为第二套逆变器的死区是靠软件计算比较值实现的而这个计算依赖于定时器的计数周期。在这个方案中Timer 1, 2, 3都被配置为连续增/减计数模式并且Timer 2和3的周期寄存器TxPER同步于Timer 1。这意味着两套逆变器的PWM载波频率必须完全相同。你不能让一个逆变器跑10kHz另一个跑20kHz。正交编码器接口QEP可能无法使用F240的QEP功能通常需要占用Timer 2和Timer 3。但在这个方案中Timer 2和Timer 3已经被用于产生PWMT2PWM, T3PWM和作为简单比较单元与Timer 1同步的时基。因此如果你需要来自电机的速度/位置反馈可能无法使用QEP模块。替代方案是使用捕获单元CAP来测量脉冲频率或者使用外部编码器接口芯片。这在SPRA497中也提到了。CPU中断开销软件死区需要CPU在特定的定时器时刻下溢和周期匹配进行中断计算并更新比较寄存器。这意味着即使PWM生成是硬件自动的CPU仍然每个PWM周期需要响应两次中断对于对称PWM。如果PWM频率很高比如20kHz中断开销约几十个指令周期就需要仔细评估确保不会影响其他关键控制循环如电流环的执行。3. 软件死区生成原理与核心算法3.1 死区的本质与硬件实现的局限死区的根本目的是在同一桥臂的上下管开关状态切换时插入一个两者都关闭的“安全区”。假设上管High-Side由信号H控制下管Low-Side由信号L控制。理想情况下H和L应该是互补的。但为了防止直通实际驱动波形应该是当H从开通高电平变为关断低电平后延迟一个死区时间T_deadL才从关断高电平因为低有效变为开通低电平。当L从开通变为关断后延迟T_deadH才从关断变为开通。硬件死区单元就是在硬件逻辑里在接收到原始的互补PWM信号后自动对其中一个信号通常是低侧信号进行上升沿延迟对另一个信号进行下降沿延迟从而产生这个安全间隔。软件死区的核心思想就是既然硬件不帮我们做我们就自己来精确计算这两个延迟时刻对应的比较寄存器值。3.2 基于连续增/减计数模式的软件死区算法F240的PWM生成通常采用连续增/减计数模式Up-Down Mode这样产生的PWM波形是关于周期中心对称的谐波特性更好。这也是本方案的基础。假设PWM_PERIOD定时器周期值对应半个电气周期因为是从0增到PRD再减到0。x期望的“理想”比较值。即在没有死区的情况下我们希望功率管在计数值等于x时动作。d期望的死区时间对应的计数值d T_dead * T_clkT_clk为定时器时钟周期。我们以**A相上管PWM7高有效和A相下管T1PWM低有效**为例。我们需要生成两套不同的比较值分别在上管和下管需要动作的时刻考虑死区后加载到SCMPR1控制PWM7和T1CMPR控制T1PWM中。关键点在于加载时机F240的比较寄存器有影子寄存器可以在CNT0下溢或CNTPRD周期匹配时自动重载避免在PWM周期中间更新导致毛刺。在CNTPRD时刻Timer下溢中断此时定时器即将开始递增计数。对于上管PWM7高有效我们希望它在计数值达到某个值时关闭从高变低。在增计数阶段高有效PWM的输出在CNT CMP时为高。为了插入死区我们让上管提前关闭。即将上管的关闭点从x提前到x - d。所以在CNTPRD时为上管SCMPR1加载的值应为x - d。对于下管T1PWM低有效我们希望它在计数值达到某个值时开启从高变低因为低有效意味着输出低电平时管子开通。在增计数阶段低有效PWM的输出在CNT CMP时为低开通。为了插入死区我们让下管延迟开启。即将下管的开启点从x延迟到x d。所以在CNTPRD时为下管T1CMPR加载的值应为x d。简单记忆增计数阶段上管提前关-d下管延迟开d。在CNT0时刻Timer周期中断此时定时器即将开始递减计数。对于上管PWM7高有效在减计数阶段我们希望它在计数值达到某个值时开启从低变高。为了插入死区我们让上管延迟开启。即将上管的开启点从x延迟到x d。所以在CNT0时为上管SCMPR1加载的值应为x d。对于下管T1PWM低有效在减计数阶段我们希望它在计数值达到某个值时关闭从低变高即关断。为了插入死区我们让下管提前关闭。即将下管的关闭点从x提前到x - d。所以在CNT0时为下管T1CMPR加载的值应为x - d。简单记忆减计数阶段上管延迟开d下管提前关-d。总结成表格对于一对互补的软件死区信号上管高有效下管低有效定时器阶段中断发生时刻上管比较值 (SCMPRx)下管比较值 (TxCMPR)动作描述即将增计数CNTPRD (下溢中断)x - dx d上管提前关下管延迟开即将减计数CNT0 (周期中断)x dx - d上管延迟开下管提前关这里的x是由你的控制算法如SVPWM、SPWM计算出来的原始比较值d是死区时间对应的计数值。x必须严格满足约束条件d x (PWM_PERIOD - d)。否则计算出的比较值可能为负或超过周期值导致控制逻辑错误失去死区保护甚至产生异常脉冲。4. 软件实现与代码深度解析理解了原理我们来看TI示例代码的具体实现。这份汇编代码虽然古老但清晰地展示了如何利用中断和影子寄存器实现上述算法。4.1 系统初始化 (init_ev函数)这是整个方案的基础配置错了后面全白搭。_init_ev: ; ... (系统时钟配置略过) ; 配置I/O复用将所需引脚设置为PWM功能 splk #3F00h,OPCRA ; Port A all IO, Port B0-5 PWM splk #00F1h,OPCRB ; Port C as non IO function (PWM7-9, T1/2/3PWM) ; 配置全比较单元Inverter #1和硬件死区 splk #55h,GPTCON ; 使能TxCMP输出全部低有效配合硬件死区单元 splk #05E8h,DBTCON; 设置硬件死区时间例如500ns splk #666h,ACTR ; 设置全比较单元输出动作模式 splk #02Ah,SACTR ; 设置简单比较单元输出为高有效用于Inverter #2上管 splk #32Fh,COMCON ; 使能PWM操作设置重载条件 splk #832Fh,COMCON; 最终使能比较操作 ; 配置三个定时器为连续增/减模式且Timer2/3同步于Timer1 splk #PWM_PERIOD,T1PER splk #02806h,T1CON ; Timer1配置内部时钟使能比较操作 splk #02887h,T2CON ; Timer2配置使用Timer1的使能位和周期 splk #0A887h,T3CON ; Timer3配置使用Timer1的使能位和周期 ; 设置中断 splk #081h,IMRA ; 使能Timer1周期中断INT2 splk #0004h,IMRB ; 使能Timer2下溢中断INT3 ; 启动定时器 lacc T1CON or #40h ; 设置T1CON的bit6 (TENABLE) 启动Timer1 sacl T1CON ret关键配置解析GPTCON和ACTR配置了全比较单元PWM1-6的输出极性。通常硬件死区单元会主动管理互补对的极性这里设置为低有效是常见配置。SACTR将PWM7/8/9简单比较输出设置为高有效这是用于驱动第二逆变器上管的关键。T2CON和T3CON#02887h和#0A887h中的关键位是TCLKS1/TCLKS010这表示“使用T1的使能位”以及TCLD1/TCLD010这表示“使用T1的周期值”。这确保了三个定时器完全同步是软件死区计算能正确进行的前提。中断分配Timer1的周期中断CNTPRD连接到INT2Timer2的下溢中断CNT0连接到INT3。为什么用两个不同的定时器来产生这两个中断是为了避免使用二级中断向量表减少中断响应延迟。因为INT2和INT3是C24x内核的不同中断源。4.2 中断服务程序ISR——软件死区的核心引擎整个软件死区的魔法就在两个中断服务程序里_c_int2Timer1周期中断和_c_int3Timer2下溢中断。_c_int2(Timer1 Period Interrupt, CNTPRD)这个中断发生在定时器计数达到峰值PRD并即将开始递减的时刻。根据之前的算法此时我们需要为即将开始的减计数周期设置比较值。_c_int2: ; ... (上下文保存) ; 读取控制算法计算出的期望比较值 _inv2a, _inv2b, _inv2c ldp #DP_EV lar AR3,#_inv2a mar *,AR3 lacc * ; 加载 _inv2a - ACC sacl T1CMP ; _inv2a - T1CMPR (下管低有效) add #DEADBAND ; ACC _inv2a d sacl SCMPR1 ; _inv2a DEADBAND - SCMPR1 (上管高有效) ; 重复上述过程处理B相(_inv2b - T2CMPR, _inv2bd - SCMPR2)和C相 ; ... (恢复上下文并返回)这段代码在做什么它正在为减计数阶段设置比较值。对于A相下管T1PWM低有效加载_inv2a到T1CMPR。根据算法减计数阶段下管比较值应为x - d。但这里加载的是x等等这里有个关键细节注意在_c_int2中断里我们是为下一个PWM周期即将开始的减计数阶段加载值。而控制算法计算出的_inv2a其物理意义是期望的导通时间点。对于低有效信号在减计数阶段管子会在CNT CMP时开通吗不我们需要重新审视。实际上TI的代码逻辑是统一的_inv2a这个变量代表的是“下管应该开通”的那个时刻对应的比较值对于低有效信号。或者说是“理想互补信号”的跳变点。那么根据我们之前的算法表格在CNTPRD中断准备减计数时对于下管低有效我们应该让它提前关断所以比较值应该是x - d。但代码里写的是sacl T1CMP即直接存入_inv2ax。这是矛盾的答案藏在极性配置和动作逻辑里。我们设定下管信号T1PWM为低有效。在减计数阶段我们希望下管在计数值从PRD下降到x时关断从低变高。为了插入死区我们需要让它提前关断即在x d时刻就关断。对于低有效信号输出从低电平开通跳变到高电平关断发生在CNT CMP的时刻吗在连续增/减模式下输出动作可以配置为在“匹配时”触发。但更常见的理解是对于低有效当CNT从小于CMP变化到大于CMP时输出从低变高关断。在减计数阶段CNT从PRD开始下降CNT CMP的条件会先满足然后当CNT下降到等于CMP时条件不再满足。实际上跳变发生在CNT等于CMP的瞬间。TI的示例代码可能采用了另一种等价的表述方式。我们不必纠结于x和x±d的符号关键是理解其对称性。从代码中我们可以明确看到在_c_int2中SCMPR1上管被设置为_inv2a DEADBAND。在_c_int3中SCMPR1上管被设置为_inv2a。在_c_int2中T1CMP下管被设置为_inv2a。在_c_int3中T1CMP下管被设置为_inv2a - DEADBAND。这种对称的加/减操作正是为了在上下管动作点之间插入一个固定的时间差DEADBAND而这个时间差就是死区。只要保证(上管关断时刻) - (下管开通时刻) DEADBAND以及(下管关断时刻) - (上管开通时刻) DEADBAND死区的目的就达到了。TI的代码逻辑是自洽的。_c_int3(Timer2 Underflow Interrupt, CNT0)这个中断发生在定时器计数归零并即将开始递增的时刻。此时需要为即将开始的增计数周期设置比较值。_c_int3: ; ... (上下文保存) ; 每5个PWM周期调用一次控制算法 _control() 来更新 _inv1a,_inv1b,_inv1c, _inv2a,_inv2b,_inv2c ; ... ; 为增计数周期设置比较值 ldp #DP_EV lar AR3,#_inv2a mar *,AR3 lacc * ; 加载 _inv2a - ACC sacl SCMPR1 ; _inv2a - SCMPR1 (上管高有效) sub #DEADBAND ; ACC _inv2a - d sacl T1CMP ; _inv2a - DEADBAND - T1CMPR (下管低有效) ; 重复上述过程处理B相和C相 ; ... (恢复上下文并返回)这个逻辑与_c_int2正好形成互补。对于A相上管SCMPR1在增计数阶段它被设置为_inv2a没有加死区而在_c_int2中它被设置为_inv2a d。这一加一减就在上管自身的开通和关断时刻之间以及相对于下管的动作时刻插入了死区。控制算法调用代码中_c_int3中断服务程序里有一个计数器_int_cnt每发生一次_c_int3即每个PWM周期就加1。当计数达到10因为对称PWM每个电气周期有两次中断所以10次中断对应5个完整的PWM周期时调用_control()函数。这个函数是用户需要实现的核心控制算法如PID调节、SVPWM生成它负责计算出新的6个比较值_inv1a/b/c用于逆变器1_inv2a/b/c用于逆变器2。这里有一个至关重要的安全约束_control()函数必须确保计算出的_inv2x满足DEADBAND _inv2x (PWM_PERIOD - DEADBAND)。否则在中断服务程序中进行加减DEADBAND操作时可能会产生负数或超界的比较值导致PWM输出混乱失去死区保护。4.3 第一套逆变器硬件死区的更新你可能注意到了在_c_int2中断的一开始还有更新第一套逆变器比较值的代码lacc * ; (_inv1a) sacl CMPR1 ; 更新全比较单元CMPR1 lacc * sacl CMPR2 ; 更新CMPR2 lacc * sacl CMPR3 ; 更新CMPR3全比较单元CMPR1/2/3被配置为仅在CNT0时重载影子寄存器由COMCON寄存器设置。而_c_int2是CNTPRD中断。为什么在这里更新因为影子寄存器机制允许你在任何时间写比较寄存器但写入的值不会立即生效而是先存到影子寄存器里等到指定的重载时刻这里是CNT0才被真正加载到工作寄存器中。所以在_c_int2中断中更新CMPRx是为下一个PWM周期从即将开始的减计数到下一个CNT0时刻做准备。这给了CPU充足的时间半个PWM周期去计算和更新这些值避免了在中断中匆忙计算。5. 实操要点、调试技巧与避坑指南纸上得来终觉浅绝知此事要躬行。把这个方案真正跑起来并且稳定驱动电机需要注意以下这些实战细节。5.1 死区时间计算与参数配置死区时间T_dead不是随便设的它必须大于功率器件IGBT/MOSFET的关断延迟时间与开通延迟时间之差并留有一定裕量。通常需要查阅器件数据手册中的t_f(off)关断下降时间和t_d(on)开通延迟时间等参数。假设我们使用一款IGBT其最大关断延迟为1.2μs驱动器传播延迟为0.3μs我们留0.5μs裕量。那么所需死区时间可估算为T_dead t_f(off) t_driver t_margin ≈ 1.2 0.3 0.5 2.0 μs。在F240中定时器的时钟基准T_clk由系统时钟分频得到。假设系统时钟为20MHz定时器预分频为1则T_clk 50ns。那么死区对应的计数值d为d T_dead / T_clk 2.0μs / 50ns 40在代码中DEADBAND就被定义为这个值。同时PWM周期PWM_PERIOD也需要根据开关频率计算。例如开关频率f_pwm 10kHz对应周期T_pwm 100μs。在连续增/减模式下定时器从0计数到PRD再回到0是一个完整的三角波对应半个PWM载波周期。因此定时器峰值PRD与PWM周期关系为T_pwm 2 * PRD * T_clk。 所以PRD T_pwm / (2 * T_clk) 100μs / (2 * 50ns) 1000。 在代码中PWM_PERIOD就应设置为1000。务必检查约束条件对于第二逆变器的任何一相比较值x必须保证d x (PRD - d)即40 x 960。你的SVPWM或SPWM算法必须在生成x时加入这个限幅。5.2 中断服务程序优化与实时性保障中断嵌套与优先级INT2Timer1周期中断和INT3Timer2下溢中断每个PWM周期各发生一次。示例代码中在_c_int2里用clrc INTM之前就ret了意味着INT2是不可中断的以保证其执行不被干扰。而_c_int3中较早地clrc INTM允许自身被INT2打断这是为了确保即使_c_int3中调用的_control()函数执行时间较长也不会错过INT2的及时响应从而保证PWM生成的连续性。你需要根据_control()函数的实际执行时间来评估这种设计。如果_control()很耗时可能需要在_c_int3中先关闭全局中断执行关键的比较值更新操作后再打开。中断延迟中断响应、上下文保存/恢复都需要时间。你需要计算从中断发生到ISR中真正更新比较寄存器这条指令执行完毕所需的最大指令周期数。这个时间必须小于死区时间T_dead。否则你计算好的死区可能会因为中断延迟而部分甚至完全失效。F240的中断响应时间大约是几个时钟周期加上ISR入口的上下文保存示例代码中较多总共可能几十个周期。对于50ns的时钟几十个周期也就一两微秒这与我们2μs的死区时间处于同一量级必须仔细核算必要时需要精简ISR或者使用更高级的芯片。影子寄存器更新时机一定要确认COMCON、T1CON等寄存器中关于比较寄存器重载时机的配置位CLD1/CLD0等是否与你的中断设计匹配。示例中全比较单元只在CNT0重载而简单比较和独立比较在CNT0和CNTPRD都重载这与两个中断服务程序的分工是吻合的。5.3 调试方法与常见问题排查无输出或输出异常检查时钟和定时器使能确认系统时钟PLL配置正确T1CON的TENABLE位已置1。检查I/O复用配置OPCRA和OPCRB寄存器配置是否正确确保PWM引脚功能被启用而不是普通的GPIO。用示波器观察先不接电机用示波器同时测量同一桥臂的上下管驱动信号如PWM7和T1PWM。确保有PWM波形输出并且两者之间有明显的不重叠区域死区。死区时间不正确或不对称检查DEADBAND常量确认其值计算正确并且与PWM_PERIOD匹配。检查控制算法输出在调试阶段可以固定_inv2a/b/c为一个中间值如PRD/2然后测量死区时间是否等于DEADBAND * T_clk。检查中断服务程序中的计算确认在_c_int2和_c_int3中对SCMPRx和TxCMPR的加减法操作是正确的没有弄反。一个简单的验证方法是让_inv2a为一个很小的值略大于DEADBAND和一个很大的值略小于PWM_PERIOD - DEADBAND观察死区是否依然保持。电机运行异常有噪声或抖动死区时间不足这是最危险的情况。用示波器的高分辨率模式放大上下管驱动信号的上升/下降沿交叉点确认在任何占空比下两个信号都绝对没有重叠。如果发现重叠立即增大DEADBAND值。死区补偿死区时间会引入电压误差导致低速时转矩脉动。需要在控制算法_control()函数中加入死区补偿。常见方法是在计算出的电压指令上根据电流方向叠加一个补偿电压。比较值限幅再次强调确保_control()函数输出的_inv2x被严格限制在[DEADBAND, PWM_PERIOD-DEADBAND]区间内。可以在_control()函数内部或更新变量前加入限幅函数。系统运行不稳定偶尔炸管中断冲突或超时使用逻辑分析仪或调试器检查INT2和INT3的中断响应是否及时。确保没有其他更高优先级的中断长时间关闭全局中断导致PWM中断被延误。变量共享与一致性_inv2a/b/c等变量在主循环或_control()函数和两个ISR中都会被访问。虽然示例中ISR只在_control()更新后读取它们但为了安全最好将这些变量声明为volatile防止编译器优化导致意外。如果_control()计算时间超过5个PWM周期需要考虑更复杂的同步机制。5.4 方案扩展与替代思路更多逆变器F240最多只有12路PWM输出。如果需要驱动超过两个三相逆变器此方案无法直接扩展。需要考虑使用多片DSP或者选用PWM资源更丰富的控制器如TI的C2000系列后续型号如F2833x, F280x等它们通常有更多带硬件死区的PWM通道。更高频率与更低延迟当PWM频率很高如50kHz以上或死区时间要求很小时如几百纳秒软件死区的中断开销和计算延迟可能变得不可接受。此时必须使用硬件死区单元。可以考虑使用外部CPLD或FPGA来扩展硬件死区功能或者升级DSP平台。不对称死区有时上下管的开关特性不同需要不对称的死区时间开通延迟和关断延迟不同。硬件死区单元通常是对称的。而软件死区方案可以灵活地实现不对称死区只需在_c_int2和_c_int3中为上下管分别加减不同的值即可提供了更大的灵活性。这个基于TMS320F240的软件死区实现方案是早期DSP资源受限情况下的一种经典而巧妙的解决方案。它完美诠释了如何通过深入理解硬件特性和精准的软件时序控制来突破硬件限制实现复杂功能。虽然如今芯片性能今非昔比但其中蕴含的中断设计、影子寄存器运用、时序计算等思想在嵌入式系统开发中依然具有很高的参考价值。在实际项目中我建议在资源允许的情况下优先选用硬件资源更丰富的芯片但如果确实遇到类似限制这个方案无疑是一把可靠的开山斧。
TMS320F240 DSP软件死区实现：驱动双逆变器的资源扩展方案
1. 项目概述与核心挑战在电机驱动、不间断电源UPS或者多轴伺服控制这类电力电子应用里我们常常会遇到一个经典问题一个DSP控制器需要驱动不止一套三相逆变器。以经典的TI TMS320F240 DSP控制器为例它内置的事件管理器Event Manager硬件资源是固定的——一个全比较单元Full Compare Unit自带硬件死区发生器可以完美驱动一套三相桥臂。但当你手头的项目需要控制两套独立的电机或者一个更复杂的多电平拓扑时硬件资源就捉襟见肘了。第二套逆变器的六路PWM信号从哪里来更关键的是如何为这第二套逆变器生成同样至关重要的死区时间Dead Time直接让互补的上下管PWM信号同时导通哪怕几微秒都会导致桥臂直通Shoot-Through瞬间的大电流足以让昂贵的IGBT或MOSFET“烟花灿烂”。这个资源分配与安全保护的矛盾就是项目起步时最现实的拦路虎。我最初接触这个问题是在一个双电机同步驱动的项目上硬件平台已经选定F240成本控制很严不可能换用更高端的、带更多硬件死区单元的DSP。TI那份经典的SPRA497应用报告给了我启发它没有增加任何外部硬件纯粹通过软件算法和芯片现有的事件管理器特性巧妙地“榨干”了F240的PWM输出潜力为第二套逆变器实现了可靠的软件死区。这不仅仅是写几行代码那么简单它需要对PWM生成机制、定时器同步、影子寄存器更新时机以及中断服务程序ISR的时序有极其深刻的理解。一个微小的计算错误或时序偏差轻则导致电机转矩脉动重则直接炸管。接下来我就结合自己多次调试和实际应用的经验把这个方案的里里外外、坑坑洼洼都拆解清楚。2. 硬件架构与信号分配策略2.1 TMS320F240事件管理器PWM资源盘点要解决问题首先得摸清家底。TMS320F240的事件管理器是它的王牌外设PWM生成能力是其核心。全比较单元Full Compare Unit这是主力部队。基于通用定时器1GP Timer 1它包含3个全比较寄存器CMPR1, CMPR2, CMPR3能产生6路带硬件死区的互补PWM输出PWM1/2, PWM3/4, PWM5/6。硬件死区单元Dead-Band Unit是集成在里面的通过配置DBTCON寄存器可以设置死区时间硬件自动在互补信号间插入延迟完全无需CPU干预。这6路信号天生就是为驱动一个标准的三相全桥逆变器三个桥臂每个桥臂上下管准备的。简单比较单元Simple Compare Unit与独立比较输出这是我们要挖掘的潜力股。它包含3个简单比较寄存器SCMPR1, SCMPR2, SCMPR3能产生3路独立的PWM输出PWM7, PWM8, PWM9。此外三个通用定时器Timer 1, 2, 3各自还有一个独立的比较输出功能可以产生TxPWM信号即T1PWM, T2PWM, T3PWM。注意TxPWM和全比较/简单比较单元是独立的通道。所以总的PWM输出引脚有PWM1~PWM6全比较PWM7~PWM9简单比较以及T1PWM, T2PWM, T3PWM。加起来一共是12路独立的PWM输出引脚。硬件死区只自动服务于PWM1~6这6路。2.2 双逆变器PWM信号连接方案既然硬件死区只照顾第一套逆变器Inverter #1那么我们的目标就是用剩下的6路信号拼凑出驱动第二套逆变器Inverter #2的3对互补PWM并通过软件实现死区。连接方式非常巧妙Inverter #1直接使用PWM1~6。配置全比较单元使能硬件死区。例如PWM1驱动A相上管PWM2驱动A相下管硬件自动插入死区。Inverter #2使用剩下的6路信号组合成3对“软件互补对”。上管驱动使用简单比较输出PWM7, PWM8, PWM9。将它们配置为高电平有效Active High。这意味着当定时器计数值小于比较值时输出高电平打开上管。下管驱动使用独立定时器比较输出T1PWM, T2PWM, T3PWM。将它们配置为低电平有效Active Low。这意味着当定时器计数值小于比较值时输出低电平。但注意对于下管我们需要的是“当上管关闭时经过一个死区延迟后下管才打开”的逻辑。低电平有效配置正好可以与高电平有效的上管信号通过软件计算形成互补死区的关系。具体对应关系如下表所示逆变器桥臂相位上管驱动信号 (高有效)下管驱动信号 (低有效)Inverter #2A相PWM7T1PWMInverter #2B相PWM8T2PWMInverter #2C相PWM9T3PWM关键理解这里并没有使用“一个比较寄存器产生一对互补输出”的硬件逻辑。而是将一个相位的上下管驱动交给了两个完全独立的比较寄存器来控制SCMPRx 和 TxCMPR。这就给了软件极大的灵活性我们可以通过分别计算并设置这两个比较寄存器的值来精确控制上管开启、上管关闭、下管开启、下管关闭这四个时刻从而在中间插入我们想要的死区时间。2.3 系统设计限制与前提采用这个方案意味着你必须接受以下几个系统级的设计约束在项目规划初期就要考虑清楚PWM周期必须同步因为第二套逆变器的死区是靠软件计算比较值实现的而这个计算依赖于定时器的计数周期。在这个方案中Timer 1, 2, 3都被配置为连续增/减计数模式并且Timer 2和3的周期寄存器TxPER同步于Timer 1。这意味着两套逆变器的PWM载波频率必须完全相同。你不能让一个逆变器跑10kHz另一个跑20kHz。正交编码器接口QEP可能无法使用F240的QEP功能通常需要占用Timer 2和Timer 3。但在这个方案中Timer 2和Timer 3已经被用于产生PWMT2PWM, T3PWM和作为简单比较单元与Timer 1同步的时基。因此如果你需要来自电机的速度/位置反馈可能无法使用QEP模块。替代方案是使用捕获单元CAP来测量脉冲频率或者使用外部编码器接口芯片。这在SPRA497中也提到了。CPU中断开销软件死区需要CPU在特定的定时器时刻下溢和周期匹配进行中断计算并更新比较寄存器。这意味着即使PWM生成是硬件自动的CPU仍然每个PWM周期需要响应两次中断对于对称PWM。如果PWM频率很高比如20kHz中断开销约几十个指令周期就需要仔细评估确保不会影响其他关键控制循环如电流环的执行。3. 软件死区生成原理与核心算法3.1 死区的本质与硬件实现的局限死区的根本目的是在同一桥臂的上下管开关状态切换时插入一个两者都关闭的“安全区”。假设上管High-Side由信号H控制下管Low-Side由信号L控制。理想情况下H和L应该是互补的。但为了防止直通实际驱动波形应该是当H从开通高电平变为关断低电平后延迟一个死区时间T_deadL才从关断高电平因为低有效变为开通低电平。当L从开通变为关断后延迟T_deadH才从关断变为开通。硬件死区单元就是在硬件逻辑里在接收到原始的互补PWM信号后自动对其中一个信号通常是低侧信号进行上升沿延迟对另一个信号进行下降沿延迟从而产生这个安全间隔。软件死区的核心思想就是既然硬件不帮我们做我们就自己来精确计算这两个延迟时刻对应的比较寄存器值。3.2 基于连续增/减计数模式的软件死区算法F240的PWM生成通常采用连续增/减计数模式Up-Down Mode这样产生的PWM波形是关于周期中心对称的谐波特性更好。这也是本方案的基础。假设PWM_PERIOD定时器周期值对应半个电气周期因为是从0增到PRD再减到0。x期望的“理想”比较值。即在没有死区的情况下我们希望功率管在计数值等于x时动作。d期望的死区时间对应的计数值d T_dead * T_clkT_clk为定时器时钟周期。我们以**A相上管PWM7高有效和A相下管T1PWM低有效**为例。我们需要生成两套不同的比较值分别在上管和下管需要动作的时刻考虑死区后加载到SCMPR1控制PWM7和T1CMPR控制T1PWM中。关键点在于加载时机F240的比较寄存器有影子寄存器可以在CNT0下溢或CNTPRD周期匹配时自动重载避免在PWM周期中间更新导致毛刺。在CNTPRD时刻Timer下溢中断此时定时器即将开始递增计数。对于上管PWM7高有效我们希望它在计数值达到某个值时关闭从高变低。在增计数阶段高有效PWM的输出在CNT CMP时为高。为了插入死区我们让上管提前关闭。即将上管的关闭点从x提前到x - d。所以在CNTPRD时为上管SCMPR1加载的值应为x - d。对于下管T1PWM低有效我们希望它在计数值达到某个值时开启从高变低因为低有效意味着输出低电平时管子开通。在增计数阶段低有效PWM的输出在CNT CMP时为低开通。为了插入死区我们让下管延迟开启。即将下管的开启点从x延迟到x d。所以在CNTPRD时为下管T1CMPR加载的值应为x d。简单记忆增计数阶段上管提前关-d下管延迟开d。在CNT0时刻Timer周期中断此时定时器即将开始递减计数。对于上管PWM7高有效在减计数阶段我们希望它在计数值达到某个值时开启从低变高。为了插入死区我们让上管延迟开启。即将上管的开启点从x延迟到x d。所以在CNT0时为上管SCMPR1加载的值应为x d。对于下管T1PWM低有效在减计数阶段我们希望它在计数值达到某个值时关闭从低变高即关断。为了插入死区我们让下管提前关闭。即将下管的关闭点从x提前到x - d。所以在CNT0时为下管T1CMPR加载的值应为x - d。简单记忆减计数阶段上管延迟开d下管提前关-d。总结成表格对于一对互补的软件死区信号上管高有效下管低有效定时器阶段中断发生时刻上管比较值 (SCMPRx)下管比较值 (TxCMPR)动作描述即将增计数CNTPRD (下溢中断)x - dx d上管提前关下管延迟开即将减计数CNT0 (周期中断)x dx - d上管延迟开下管提前关这里的x是由你的控制算法如SVPWM、SPWM计算出来的原始比较值d是死区时间对应的计数值。x必须严格满足约束条件d x (PWM_PERIOD - d)。否则计算出的比较值可能为负或超过周期值导致控制逻辑错误失去死区保护甚至产生异常脉冲。4. 软件实现与代码深度解析理解了原理我们来看TI示例代码的具体实现。这份汇编代码虽然古老但清晰地展示了如何利用中断和影子寄存器实现上述算法。4.1 系统初始化 (init_ev函数)这是整个方案的基础配置错了后面全白搭。_init_ev: ; ... (系统时钟配置略过) ; 配置I/O复用将所需引脚设置为PWM功能 splk #3F00h,OPCRA ; Port A all IO, Port B0-5 PWM splk #00F1h,OPCRB ; Port C as non IO function (PWM7-9, T1/2/3PWM) ; 配置全比较单元Inverter #1和硬件死区 splk #55h,GPTCON ; 使能TxCMP输出全部低有效配合硬件死区单元 splk #05E8h,DBTCON; 设置硬件死区时间例如500ns splk #666h,ACTR ; 设置全比较单元输出动作模式 splk #02Ah,SACTR ; 设置简单比较单元输出为高有效用于Inverter #2上管 splk #32Fh,COMCON ; 使能PWM操作设置重载条件 splk #832Fh,COMCON; 最终使能比较操作 ; 配置三个定时器为连续增/减模式且Timer2/3同步于Timer1 splk #PWM_PERIOD,T1PER splk #02806h,T1CON ; Timer1配置内部时钟使能比较操作 splk #02887h,T2CON ; Timer2配置使用Timer1的使能位和周期 splk #0A887h,T3CON ; Timer3配置使用Timer1的使能位和周期 ; 设置中断 splk #081h,IMRA ; 使能Timer1周期中断INT2 splk #0004h,IMRB ; 使能Timer2下溢中断INT3 ; 启动定时器 lacc T1CON or #40h ; 设置T1CON的bit6 (TENABLE) 启动Timer1 sacl T1CON ret关键配置解析GPTCON和ACTR配置了全比较单元PWM1-6的输出极性。通常硬件死区单元会主动管理互补对的极性这里设置为低有效是常见配置。SACTR将PWM7/8/9简单比较输出设置为高有效这是用于驱动第二逆变器上管的关键。T2CON和T3CON#02887h和#0A887h中的关键位是TCLKS1/TCLKS010这表示“使用T1的使能位”以及TCLD1/TCLD010这表示“使用T1的周期值”。这确保了三个定时器完全同步是软件死区计算能正确进行的前提。中断分配Timer1的周期中断CNTPRD连接到INT2Timer2的下溢中断CNT0连接到INT3。为什么用两个不同的定时器来产生这两个中断是为了避免使用二级中断向量表减少中断响应延迟。因为INT2和INT3是C24x内核的不同中断源。4.2 中断服务程序ISR——软件死区的核心引擎整个软件死区的魔法就在两个中断服务程序里_c_int2Timer1周期中断和_c_int3Timer2下溢中断。_c_int2(Timer1 Period Interrupt, CNTPRD)这个中断发生在定时器计数达到峰值PRD并即将开始递减的时刻。根据之前的算法此时我们需要为即将开始的减计数周期设置比较值。_c_int2: ; ... (上下文保存) ; 读取控制算法计算出的期望比较值 _inv2a, _inv2b, _inv2c ldp #DP_EV lar AR3,#_inv2a mar *,AR3 lacc * ; 加载 _inv2a - ACC sacl T1CMP ; _inv2a - T1CMPR (下管低有效) add #DEADBAND ; ACC _inv2a d sacl SCMPR1 ; _inv2a DEADBAND - SCMPR1 (上管高有效) ; 重复上述过程处理B相(_inv2b - T2CMPR, _inv2bd - SCMPR2)和C相 ; ... (恢复上下文并返回)这段代码在做什么它正在为减计数阶段设置比较值。对于A相下管T1PWM低有效加载_inv2a到T1CMPR。根据算法减计数阶段下管比较值应为x - d。但这里加载的是x等等这里有个关键细节注意在_c_int2中断里我们是为下一个PWM周期即将开始的减计数阶段加载值。而控制算法计算出的_inv2a其物理意义是期望的导通时间点。对于低有效信号在减计数阶段管子会在CNT CMP时开通吗不我们需要重新审视。实际上TI的代码逻辑是统一的_inv2a这个变量代表的是“下管应该开通”的那个时刻对应的比较值对于低有效信号。或者说是“理想互补信号”的跳变点。那么根据我们之前的算法表格在CNTPRD中断准备减计数时对于下管低有效我们应该让它提前关断所以比较值应该是x - d。但代码里写的是sacl T1CMP即直接存入_inv2ax。这是矛盾的答案藏在极性配置和动作逻辑里。我们设定下管信号T1PWM为低有效。在减计数阶段我们希望下管在计数值从PRD下降到x时关断从低变高。为了插入死区我们需要让它提前关断即在x d时刻就关断。对于低有效信号输出从低电平开通跳变到高电平关断发生在CNT CMP的时刻吗在连续增/减模式下输出动作可以配置为在“匹配时”触发。但更常见的理解是对于低有效当CNT从小于CMP变化到大于CMP时输出从低变高关断。在减计数阶段CNT从PRD开始下降CNT CMP的条件会先满足然后当CNT下降到等于CMP时条件不再满足。实际上跳变发生在CNT等于CMP的瞬间。TI的示例代码可能采用了另一种等价的表述方式。我们不必纠结于x和x±d的符号关键是理解其对称性。从代码中我们可以明确看到在_c_int2中SCMPR1上管被设置为_inv2a DEADBAND。在_c_int3中SCMPR1上管被设置为_inv2a。在_c_int2中T1CMP下管被设置为_inv2a。在_c_int3中T1CMP下管被设置为_inv2a - DEADBAND。这种对称的加/减操作正是为了在上下管动作点之间插入一个固定的时间差DEADBAND而这个时间差就是死区。只要保证(上管关断时刻) - (下管开通时刻) DEADBAND以及(下管关断时刻) - (上管开通时刻) DEADBAND死区的目的就达到了。TI的代码逻辑是自洽的。_c_int3(Timer2 Underflow Interrupt, CNT0)这个中断发生在定时器计数归零并即将开始递增的时刻。此时需要为即将开始的增计数周期设置比较值。_c_int3: ; ... (上下文保存) ; 每5个PWM周期调用一次控制算法 _control() 来更新 _inv1a,_inv1b,_inv1c, _inv2a,_inv2b,_inv2c ; ... ; 为增计数周期设置比较值 ldp #DP_EV lar AR3,#_inv2a mar *,AR3 lacc * ; 加载 _inv2a - ACC sacl SCMPR1 ; _inv2a - SCMPR1 (上管高有效) sub #DEADBAND ; ACC _inv2a - d sacl T1CMP ; _inv2a - DEADBAND - T1CMPR (下管低有效) ; 重复上述过程处理B相和C相 ; ... (恢复上下文并返回)这个逻辑与_c_int2正好形成互补。对于A相上管SCMPR1在增计数阶段它被设置为_inv2a没有加死区而在_c_int2中它被设置为_inv2a d。这一加一减就在上管自身的开通和关断时刻之间以及相对于下管的动作时刻插入了死区。控制算法调用代码中_c_int3中断服务程序里有一个计数器_int_cnt每发生一次_c_int3即每个PWM周期就加1。当计数达到10因为对称PWM每个电气周期有两次中断所以10次中断对应5个完整的PWM周期时调用_control()函数。这个函数是用户需要实现的核心控制算法如PID调节、SVPWM生成它负责计算出新的6个比较值_inv1a/b/c用于逆变器1_inv2a/b/c用于逆变器2。这里有一个至关重要的安全约束_control()函数必须确保计算出的_inv2x满足DEADBAND _inv2x (PWM_PERIOD - DEADBAND)。否则在中断服务程序中进行加减DEADBAND操作时可能会产生负数或超界的比较值导致PWM输出混乱失去死区保护。4.3 第一套逆变器硬件死区的更新你可能注意到了在_c_int2中断的一开始还有更新第一套逆变器比较值的代码lacc * ; (_inv1a) sacl CMPR1 ; 更新全比较单元CMPR1 lacc * sacl CMPR2 ; 更新CMPR2 lacc * sacl CMPR3 ; 更新CMPR3全比较单元CMPR1/2/3被配置为仅在CNT0时重载影子寄存器由COMCON寄存器设置。而_c_int2是CNTPRD中断。为什么在这里更新因为影子寄存器机制允许你在任何时间写比较寄存器但写入的值不会立即生效而是先存到影子寄存器里等到指定的重载时刻这里是CNT0才被真正加载到工作寄存器中。所以在_c_int2中断中更新CMPRx是为下一个PWM周期从即将开始的减计数到下一个CNT0时刻做准备。这给了CPU充足的时间半个PWM周期去计算和更新这些值避免了在中断中匆忙计算。5. 实操要点、调试技巧与避坑指南纸上得来终觉浅绝知此事要躬行。把这个方案真正跑起来并且稳定驱动电机需要注意以下这些实战细节。5.1 死区时间计算与参数配置死区时间T_dead不是随便设的它必须大于功率器件IGBT/MOSFET的关断延迟时间与开通延迟时间之差并留有一定裕量。通常需要查阅器件数据手册中的t_f(off)关断下降时间和t_d(on)开通延迟时间等参数。假设我们使用一款IGBT其最大关断延迟为1.2μs驱动器传播延迟为0.3μs我们留0.5μs裕量。那么所需死区时间可估算为T_dead t_f(off) t_driver t_margin ≈ 1.2 0.3 0.5 2.0 μs。在F240中定时器的时钟基准T_clk由系统时钟分频得到。假设系统时钟为20MHz定时器预分频为1则T_clk 50ns。那么死区对应的计数值d为d T_dead / T_clk 2.0μs / 50ns 40在代码中DEADBAND就被定义为这个值。同时PWM周期PWM_PERIOD也需要根据开关频率计算。例如开关频率f_pwm 10kHz对应周期T_pwm 100μs。在连续增/减模式下定时器从0计数到PRD再回到0是一个完整的三角波对应半个PWM载波周期。因此定时器峰值PRD与PWM周期关系为T_pwm 2 * PRD * T_clk。 所以PRD T_pwm / (2 * T_clk) 100μs / (2 * 50ns) 1000。 在代码中PWM_PERIOD就应设置为1000。务必检查约束条件对于第二逆变器的任何一相比较值x必须保证d x (PRD - d)即40 x 960。你的SVPWM或SPWM算法必须在生成x时加入这个限幅。5.2 中断服务程序优化与实时性保障中断嵌套与优先级INT2Timer1周期中断和INT3Timer2下溢中断每个PWM周期各发生一次。示例代码中在_c_int2里用clrc INTM之前就ret了意味着INT2是不可中断的以保证其执行不被干扰。而_c_int3中较早地clrc INTM允许自身被INT2打断这是为了确保即使_c_int3中调用的_control()函数执行时间较长也不会错过INT2的及时响应从而保证PWM生成的连续性。你需要根据_control()函数的实际执行时间来评估这种设计。如果_control()很耗时可能需要在_c_int3中先关闭全局中断执行关键的比较值更新操作后再打开。中断延迟中断响应、上下文保存/恢复都需要时间。你需要计算从中断发生到ISR中真正更新比较寄存器这条指令执行完毕所需的最大指令周期数。这个时间必须小于死区时间T_dead。否则你计算好的死区可能会因为中断延迟而部分甚至完全失效。F240的中断响应时间大约是几个时钟周期加上ISR入口的上下文保存示例代码中较多总共可能几十个周期。对于50ns的时钟几十个周期也就一两微秒这与我们2μs的死区时间处于同一量级必须仔细核算必要时需要精简ISR或者使用更高级的芯片。影子寄存器更新时机一定要确认COMCON、T1CON等寄存器中关于比较寄存器重载时机的配置位CLD1/CLD0等是否与你的中断设计匹配。示例中全比较单元只在CNT0重载而简单比较和独立比较在CNT0和CNTPRD都重载这与两个中断服务程序的分工是吻合的。5.3 调试方法与常见问题排查无输出或输出异常检查时钟和定时器使能确认系统时钟PLL配置正确T1CON的TENABLE位已置1。检查I/O复用配置OPCRA和OPCRB寄存器配置是否正确确保PWM引脚功能被启用而不是普通的GPIO。用示波器观察先不接电机用示波器同时测量同一桥臂的上下管驱动信号如PWM7和T1PWM。确保有PWM波形输出并且两者之间有明显的不重叠区域死区。死区时间不正确或不对称检查DEADBAND常量确认其值计算正确并且与PWM_PERIOD匹配。检查控制算法输出在调试阶段可以固定_inv2a/b/c为一个中间值如PRD/2然后测量死区时间是否等于DEADBAND * T_clk。检查中断服务程序中的计算确认在_c_int2和_c_int3中对SCMPRx和TxCMPR的加减法操作是正确的没有弄反。一个简单的验证方法是让_inv2a为一个很小的值略大于DEADBAND和一个很大的值略小于PWM_PERIOD - DEADBAND观察死区是否依然保持。电机运行异常有噪声或抖动死区时间不足这是最危险的情况。用示波器的高分辨率模式放大上下管驱动信号的上升/下降沿交叉点确认在任何占空比下两个信号都绝对没有重叠。如果发现重叠立即增大DEADBAND值。死区补偿死区时间会引入电压误差导致低速时转矩脉动。需要在控制算法_control()函数中加入死区补偿。常见方法是在计算出的电压指令上根据电流方向叠加一个补偿电压。比较值限幅再次强调确保_control()函数输出的_inv2x被严格限制在[DEADBAND, PWM_PERIOD-DEADBAND]区间内。可以在_control()函数内部或更新变量前加入限幅函数。系统运行不稳定偶尔炸管中断冲突或超时使用逻辑分析仪或调试器检查INT2和INT3的中断响应是否及时。确保没有其他更高优先级的中断长时间关闭全局中断导致PWM中断被延误。变量共享与一致性_inv2a/b/c等变量在主循环或_control()函数和两个ISR中都会被访问。虽然示例中ISR只在_control()更新后读取它们但为了安全最好将这些变量声明为volatile防止编译器优化导致意外。如果_control()计算时间超过5个PWM周期需要考虑更复杂的同步机制。5.4 方案扩展与替代思路更多逆变器F240最多只有12路PWM输出。如果需要驱动超过两个三相逆变器此方案无法直接扩展。需要考虑使用多片DSP或者选用PWM资源更丰富的控制器如TI的C2000系列后续型号如F2833x, F280x等它们通常有更多带硬件死区的PWM通道。更高频率与更低延迟当PWM频率很高如50kHz以上或死区时间要求很小时如几百纳秒软件死区的中断开销和计算延迟可能变得不可接受。此时必须使用硬件死区单元。可以考虑使用外部CPLD或FPGA来扩展硬件死区功能或者升级DSP平台。不对称死区有时上下管的开关特性不同需要不对称的死区时间开通延迟和关断延迟不同。硬件死区单元通常是对称的。而软件死区方案可以灵活地实现不对称死区只需在_c_int2和_c_int3中为上下管分别加减不同的值即可提供了更大的灵活性。这个基于TMS320F240的软件死区实现方案是早期DSP资源受限情况下的一种经典而巧妙的解决方案。它完美诠释了如何通过深入理解硬件特性和精准的软件时序控制来突破硬件限制实现复杂功能。虽然如今芯片性能今非昔比但其中蕴含的中断设计、影子寄存器运用、时序计算等思想在嵌入式系统开发中依然具有很高的参考价值。在实际项目中我建议在资源允许的情况下优先选用硬件资源更丰富的芯片但如果确实遇到类似限制这个方案无疑是一把可靠的开山斧。
