1. 项目概述与核心价值在嵌入式系统、工业控制板或者高性能处理器的电源设计中我们常常面临一个经典难题如何从一个相对较高的输入电压比如常见的12V或24V适配器高效、稳定地产生多路不同电压、不同电流的电源轨并且还要确保它们按照正确的顺序上电和掉电过去这可能需要多个独立的电源芯片、一堆外围元件和复杂的时序逻辑电路不仅占用宝贵的PCB面积调试起来也让人头疼。今天要聊的这块TPS65262 PMIC评估模块就是德州仪器TI给出的一个非常漂亮的“交钥匙”解决方案。简单来说TPS65262是一颗集成了三路同步降压转换器Buck和两路线性稳压器LDO的电源管理芯片。它的输入电压范围很宽从4.5V一直到18V都能工作非常适合从适配器、电池或者工业总线取电的场景。三路Buck的输出能力分别是3A、1A和1A足以驱动一个核心处理器、内存和外围接口两路LDO则能提供200mA和100mA的干净电源给模拟电路或者低噪声需求的模块供电。最吸引人的是它内部集成了电源时序控制逻辑通过一个MODE引脚和几个EN引脚的不同配置就能实现多种上电/掉电序列完全省去了外部逻辑电路。这块EVM评估模块的价值就在于它把芯片数据手册上的电路图变成了一个可以拿在手里、接上电源就能测试的实体。它不仅仅是一块演示板更是一个经过验证的、可以直接借鉴甚至复用到你产品中的硬件参考设计。板子上每一个元器件的选型、每一个走线的宽度、每一个测试点的位置都蕴含着TI电源应用工程师的经验和考量。对于正在选型或者已经决定使用TPS65262的工程师来说这块板子就是最好的“参考答案”和“调试起点”。2. 芯片架构与核心功能深度解析2.1 三路同步降压转换器高效能量转换的核心TPS65262的核心是它的三路同步降压转换器。所谓“同步”指的是它用了一个低导通电阻的MOSFET代替了传统异步Buck电路中的续流二极管。这样做的好处非常明显二极管有固定的正向压降比如0.3V-0.7V在输出大电流时这个压降带来的功耗P_loss Vf * Iout会非常可观。而同步MOSFET的导通电阻可以做到毫欧级别其导通损耗P_loss Iout² * Rds(on)在大电流下远低于二极管。因此同步架构的效率通常比异步架构高5%到15%尤其是在输出电流较大的情况下。这三路Buck是相互独立的每路都有自己专属的功率电感、输入输出电容和反馈网络。它们共享一个600kHz的开关频率。选择600kHz是一个权衡的结果频率太高开关损耗会增大频率太低则需要更大的电感和电容来维持纹波电流和电压在可接受范围内占用的体积会变大。600kHz是一个在效率、体积和成本之间取得良好平衡的常用频点既能使用尺寸适中的电感如板上的4.7uH也能有效避开音频频段避免可闻噪声。每路Buck的输出电压都是通过外部分压电阻网络设定的。以Buck1为例其反馈引脚FB1的基准电压Vref通常是0.8V。那么输出电压Vout1 Vref * (1 Rup / Rlow)。从EVM的BOM表可以看到Buck1的输出设定为1.2V使用了20.0kΩR8和31.6kΩR11的电阻。我们来验算一下Vout1 0.8V * (1 31.6k / 20.0k) 0.8V * 2.58 2.064V等等这不对。这里需要注意原理图上R820.0k连接在FB1和VOUT1之间是上拉电阻RupR1131.6k连接在FB1和GND之间是下拉电阻Rlow。所以公式应为 Vout1 0.8V * (1 Rup/Rlow) 0.8V * (1 20.0k / 31.6k) 0.8V * (1 0.633) 1.306V。这个值与标称的1.2V有出入。实际上仔细看BOMBuck1对应的反馈电阻是R820.0k和R1131.6k但计算结果是1.306V。而Buck21.8V对应R910.0k和R1310.0k这里BOM显示R13是10.0k但原理图需要核对Buck33.3V对应R1020.0k和R1639.0kR16是39.0k但原理图显示连接的是R15和R16。这说明EVM的BOM和原理图可能存在预设配置实际使用时必须根据数据手册的公式和所需电压重新计算并选择电阻。这是一个非常重要的实操点永远不要完全照抄评估板上的电阻值一定要根据你的目标输出电压使用芯片数据手册提供的公式进行重新计算。评估板上的值可能只是为了演示某个特定电压。2.2 双路可调LDO为噪声敏感电路供电除了高效的Buck芯片还集成了两路低压差线性稳压器。LDO的原理很简单相当于一个智能的可变电阻通过调整自身的压降来维持输出电压恒定。它的优点是输出噪声极低、纹波小因为其调整管工作在线性区没有开关动作。缺点是效率不高效率大致等于Vout / Vin如果压差Vin - Vout很大功耗就会很可观。TPS65262的LDO1和LDO2的输入电压范围是1.3V到18V输出电流能力分别是200mA和100mA。它们通常用于给模拟传感器、PLL锁相环、音频编解码器等对电源噪声极其敏感的电路供电。在EVM上LDO1被设置为2.5VLDO2被设置为5.0V。它们的输出电压也是通过外部分压电阻设定的原理与Buck的反馈网络类似。这里有一个关键设计考量LDO的输入电源LVIN1/2从哪里来在EVM上J7和J8端子需要单独接入输入电源。在实际系统中一个常见的优化做法是使用某一路已经稳定输出的Buck电压作为LDO的输入。例如用3.3V的Buck3输出作为5V LDO2的输入就不合适因为压差不够。但可以用12V输入或5V Buck如果有作为LDO的输入。这样做可以简化电源树但必须仔细计算功耗和热设计确保LDO在最大负载下不会过热。2.3 自动电源时序控制系统稳定性的守护者现代复杂的数字系统如FPGA、多核处理器对电源上电和掉电的序列有严格要求。错误的时序可能导致闩锁效应、总线冲突或启动失败。TPS65262的时序控制功能极大地简化了这项工作。它通过一个MODE引脚来切换两种控制模式独立使能模式MODE GND将J14跳线帽连接到GND。此时Buck1/2/3和LDO1/2的使能引脚EN1/2/3 LEN1/2完全由用户控制。你可以通过控制连接在J9-J13上的跳线帽任意开启或关闭每一路输出。这提供了最大的灵活性适合时序由外部MCU或CPLD控制的场景。自动序列模式MODE 高电平或悬空将J14跳线帽连接到VIN或断开内部有上拉。此时Buck1/2/3的上电和掉电序列由芯片内部逻辑根据EN1、EN2、EN3这三个引脚的状态预先定义。具体序列见EVM文档中的Table 4。以最常用的序列“Buck1 → Buck2 → Buck3”为例对应MODEHigh EN1High EN2High EN3High。当你将EN3通过J11置高后芯片内部会先启动Buck1延迟一段时间由内部电路决定后启动Buck2再延迟后启动Buck3。掉电时顺序则相反。这个延迟时间是芯片固化的对于确保像处理器先供核心电压1.2V再供IO电压3.3V这样的负载安全启动至关重要。实操心得在绝大多数应用中如果你使用的处理器有明确的电源时序要求并且与TPS65262的某一种自动序列匹配强烈建议使用自动序列模式。这比用MCU GPIO去控制要可靠得多避免了软件bug或MCU启动异常导致的时序问题。务必仔细对照你的处理器数据手册和TPS65262的序列表。3. 评估模块硬件设计拆解与借鉴3.1 原理图关键电路分析拿到EVM的原理图图1我们不能只看连线要理解每个部分为什么这样设计。输入滤波与保护 在电源输入接口J6附近你会看到多个并联的电容C10.047uF、C2、C322uF。这是一个典型的多层陶瓷电容MLCC组合。0.047uF的小电容用于滤除高频噪声如来自适配器的开关噪声而22uF的大电容则用于提供瞬态电流并抑制低频纹波。输入电容的容量需要根据最大输入电流纹波要求来计算EVM的值是一个很好的起点。注意输入电容应尽可能靠近芯片的VIN引脚放置以减小寄生电感这对抑制开关尖峰电压至关重要。功率电感选型 三路Buck分别使用了L1 L2 L3 都是4.7uH的屏蔽电感Wurth 744311470。电感选型主要考虑三个参数电感值、饱和电流和直流电阻。电感值4.7uH由开关频率600kHz、输入输出电压决定用于控制纹波电流。纹波电流过大输出电容压力大过小可能影响动态响应。芯片数据手册会给出计算公式。饱和电流必须大于电路的最大峰值电流输出电流1/2纹波电流。如果电感饱和电感量会骤降导致电流失控瞬间损坏芯片。Wurth的这个型号饱和电流很高留了充足余量。直流电阻DCR直接影响效率。DCR越大导通损耗I² * DCR越大。EVM选用了DCR仅0.02Ω的电感是为了展示最佳效率。输出电容配置 每路Buck输出都有一颗22uF的陶瓷电容C11 C18等和一颗1uF的陶瓷电容。22uF电容承担主要的储能和滤波任务而1uF电容则更靠近芯片的FB反馈引脚用于提供更干净的高频反馈路径提升环路稳定性。布局上小电容必须比大电容更靠近芯片的VOUT和FB引脚。反馈网络与补偿 除了之前提到的分压电阻在Buck1的补偿引脚COMP1上连接着C782pF、C100.01uF和R60Ω实际是预留位置。这是典型的Type II或Type III补偿网络用于调整电源环路的增益和相位裕度确保系统在各种负载条件下都稳定工作不振荡。EVM上通常已经配置了一个适用于典型工况的补偿值。对于初学者除非你非常熟悉开关电源的环路补偿设计否则建议完全参考EVM的补偿网络参数和布局。更改输出电容或电感值后可能需要重新调整补偿。3.2 PCB布局的艺术为什么这样布线PCB布局是开关电源设计成败的关键甚至比原理图更重要。糟糕的布局会导致效率低下、噪声巨大、甚至不稳定。EVM的4层板布局图3-6是一个教学范本。1. 功率回路最小化 对于每一个Buck都有一个高频的“功率回路”当上管导通时电流路径是输入电容 → 上管 → 电感 → 输出电容 → 负载 → 地 → 输入电容-。当上管关闭、下管导通时电流路径是地 → 下管 → 电感 → 输出电容 → 负载 → 地。这两个回路都包含了开关节点LX。 EVM的布局清晰地展示了如何最小化这个回路输入电容C2 C3、芯片的VIN/PGND引脚、以及电感被非常紧凑地布置在一起。特别是芯片底部的散热PAD必须良好接地和功率地PGND通过多个过孔直接连接到内层或底层的地平面为高频开关电流提供了最短、最低阻抗的返回路径。你在自己设计时必须用粗线或铺铜来连接这些点并打上充足的过孔。2. 小信号地与功率地分离 仔细看芯片有一个AGND模拟地引脚第19脚。这个引脚专门用于连接反馈分压电阻的下端、补偿网络的地等敏感模拟电路。在PCB上AGND应该通过一个单独的走线连接到主地平面的一点通常是在芯片AGND引脚下方而不是直接和嘈杂的功率地PGND混在一起。这可以防止开关噪声通过地线干扰敏感的反馈电压导致输出电压纹波变大或不稳定。EVM上通过精心的布局和地平面分割实现了这一点。3. 开关节点LX的布局 LX节点是电压变化最剧烈的地方在0V和VIN之间高速切换会产生很强的电磁干扰。EVM上将LX节点的铜皮面积控制得相对较小并远离敏感的反馈走线FB和模拟区域。同时在LX节点到地之间有时会预留一个位置给一个小电容如C22 DNI表示“不安装”这个电容叫做“snubber”吸收电路可以用来阻尼LX节点的振铃减少EMI。如果你的板子EMI测试不过关可以尝试在这个位置添加一个几百皮法到几纳法的电容。4. 测试点TP的布置 板子上遍布的白色和黑色测试点TP1-TP17不是随意放的。它们提供了对关键信号的便捷访问LX测试点A B C用于用示波器观察开关波形评估开关损耗和振铃。VOUT测试点测量输出电压精度和纹波。FB测试点用于环路稳定性测量需要注入信号。EN/PGOOD测试点用于调试电源时序。在你自己的设计中即使为了成本省掉测试点也至少要在PCB上留下可以焊接细线或探头针的过孔否则调试将异常困难。4. 模块使用指南与实战测试4.1 上电前检查与跳线配置在给EVM通电之前务必完成以下检查视觉检查检查PCB有无明显的物理损坏、短路、虚焊特别是电容有无鼓包。跳线帽配置根据你想要的电源时序模式配置好J9-J14跳线帽。如果你想手动控制每一路将J14MODE用跳线帽连接到GND黑色测试点TP4。此时J9EN1、J10EN2、J11EN3、J12LEN1、J13LEN2的配置决定对应通道是否使能。将跳线帽连接到中间引脚和VIN端通过100k电阻上拉即为使能连接到中间引脚和GND端即为禁用悬空则内部上拉为默认使能。如果你想使用自动时序将J14MODE用跳线帽连接到VINTP3或直接拔掉内部上拉。然后根据Table 4配置J9、J10、J11来选择你需要的上电序列。例如要实现Buck1-Buck2-Buck3的序列需将J9、J10、J11都连接到VINHigh。负载准备确认你的电子负载或实际负载已准备好并设置到合适的电流值。切勿在输出端开路或短路的情况下上电。4.2 完整上电测试流程我们以最常用的“自动时序模式”为例进行完整的上电测试连接输入电源将可调直流电源的正负极分别连接到J6端子的VIN和GND。先将电源电压设置为0V电流限制定在2A左右。将另一路直流电源或同一电源的不同输出连接到J7LVIN1和GND用于给LDO1供电。根据EVM预设LDO1输出2.5V其输入电压必须高于输出电压压差LDO dropout voltage查数据手册假设为0.2V所以至少需要2.7V。EVM建议2.62V-18V我们使用3.3V或5V比较稳妥。同理连接第三路电源到J8LVIN2给LDO2供电。LDO2输出5.0V输入至少需要5.2V以上建议使用5.5V或12V。施加输入电压并上电缓慢调高连接J6的主输入电源电压至12V在4.5-18V范围内均可。观察电源的电流显示不应有异常的大电流上电浪涌除外。开启连接J7和J8的LDO输入电源。触发自动序列在自动时序模式下三路Buck的启动由EN3J11控制。此时用跳线帽将J11的中间引脚连接到VIN端High。此时你应该能听到非常轻微的高频嘶嘶声开关频率600kHz有些人可能听不到或用示波器在LX测试点A B C上看到方波信号。用万用表依次测量J1VOUT1、J2VOUT2、J3VOUT3的电压应分别约为1.2V、1.8V、3.3V。注意测量顺序它们应该是依次建立的间隔几十到几百微秒用示波器的单次触发捕获功能可以清晰看到这个时序。启用LDO将J12LEN1和J13LEN2用跳线帽连接到VIN端使能两路LDO。测量J4LVOUT1和J5LVOUT2电压应分别为2.5V和5.0V。加载测试在输出端子J1-J5上逐步增加负载使用电子负载或功率电阻监测输出电压的稳定性。重点关注带载后的电压跌落负载调整率和纹波噪声。对于Buck13A输出可以测试从轻载到满载3A的跳变用示波器观察输出电压的瞬态响应过冲/下冲。4.3 关键波形测量与性能评估开关节点波形LX将示波器探头最好用接地弹簧避免长地线夹引入噪声连接到测试点A、B或C。你应该看到一个幅值约等于输入电压12V的方波。观察其上升/下降沿是否干净有无严重的过冲振铃。过大的振铃表明功率回路寄生电感过大可能产生EMI问题。输出电压纹波测量纹波时必须使用示波器的带宽限制功能通常限制在20MHz并使用探头上的短接地针直接点在输出电容的引脚上或测试点TP1 TP6 TP7等。正确的纹波测量应该是一个频率为开关频率600kHz的三角波或锯齿波其峰峰值通常在几十毫伏以内。如果看到高频毛刺可能是测量方法不当或布局有问题。效率测量分别在输入和输出端接入万用表或使用电源和电子负载的读数记录输入电压Vin、输入电流Iin、输出电压Vout、输出电流Iout。效率 η (Vout * Iout) / (Vin * Iin) * 100%。在轻载、半载、满载下分别测量绘制效率曲线。TPS65262在轻载时会进入脉冲跳跃模式PSM此时效率会比全PWM模式高。5. 常见问题排查与设计避坑指南即使完全按照EVM设计在实际应用中也可能遇到问题。以下是一些常见故障现象和排查思路问题现象可能原因排查步骤与解决方案某一路无输出1. 使能信号未正确配置。2. 该路输出短路。3. 反馈电阻开路或焊接不良。4. 芯片损坏。1. 用万用表检查对应EN引脚电压如EN1应为高电平。2. 断电用万用表二极管档测量输出对地电阻排除短路。3. 检查反馈分压电阻如R8 R11的阻值和焊接。4. 检查输入电压是否在范围内LX引脚有无波形。如均无可能芯片损坏。输出电压不正确1. 反馈电阻值错误或精度不够。2. 负载过重导致电压跌落。3. 输入电压过低接近或低于设定输出电压。1. 仔细核对并重新计算反馈电阻值使用1%精度的电阻。2. 测量空载电压若正确则属负载调整率问题需检查PCB走线电阻或增大输出电容。3. 确保输入电压高于所需输出电压对于Buck需考虑占空比极限。输出电压纹波过大1. 输出电容ESR过高或容量不足。2. 功率回路布局不佳寄生电感大。3. 测量方法不正确未使用带宽限制和短接地。4. 补偿网络参数不匹配。1. 确保使用低ESR的陶瓷电容并确认容值足够。可在输出端并联一个低ESR的电解电容如聚合物电容试试。2. 复查PCB布局确保功率回路最短最粗。3.严格按照上述“关键波形测量”中的方法重新测量。4. 参考数据手册根据实际使用的LC参数重新计算补偿网络。芯片发热严重1. 负载电流超过芯片或电感能力。2. 开关损耗或导通损耗过大。3. 散热设计不足。1. 测量实际负载电流确认未超规格。2. 检查输入电压是否过高导致开关损耗大或LX波形振铃严重导致开关损耗激增。3. 确保芯片底部的散热PAD通过足够多的过孔连接到PCB内部或底层的大面积地铜皮上以帮助散热。必要时可增加外部散热片。电源时序不符合预期1. MODE引脚电平配置错误。2. EN引脚上拉/下拉电阻配置错误。3. 负载存在异常导致某一路启动时被拉垮。1. 确认MODE引脚电压0V为独立模式高电平为自动模式。2. 在自动模式下确认EN1/2/3的配置组合符合Table 4的要求。3. 逐一单独上电各路输出排查是否存在故障负载。检查PGOOD信号状态。轻载时输出电压偏高芯片工作在脉冲跳跃模式PSM下这是正常现象。PSM模式下芯片会跳过一些开关周期以维持输出电压导致反馈环路调节方式不同可能产生轻微的电压偏移。只要在数据手册规定的范围内如±2%即属正常。如需更精确的轻载稳压可查阅芯片是否支持强制PWM模式。设计避坑要点总结电容不是越大越好输入输出电容需要根据纹波电流和电压要求计算。过大的电容可能造成启动缓慢或环路不稳定。优先使用多个中等容值的MLCC并联以降低ESR和ESL。电感选型宁大勿小电感饱和电流一定要留有至少30%的裕量。在成本允许的情况下选择DCR更小的电感。布局是决定性的花最多的时间在PCB布局上。严格区分功率路径和小信号路径。保证功率地回路紧凑。反馈走线要远离噪声源LX、电感。务必做热仿真或测量根据估算的功耗效率曲线可查计算芯片和电感的温升。确保在最高环境温度下所有器件结温不超过其最大允许值。善用评估模块在画自己的板子之前先用EVM连接你的真实负载进行测试验证电源方案是否满足所有工况启动、动态负载、高温等。EVM上的每一个元件和布局细节都值得深入研究。这块TPS65262评估模块是一个功能强大且设计精良的参考平台。通过深入理解其原理、仔细研究其设计、并动手进行完整的测试你不仅能快速评估这颗芯片是否适合你的项目更能学到开关电源和电源系统设计的宝贵实战经验。记住好的电源设计是产品稳定可靠的基础多花些时间在前期验证和调试上能为后续的系统集成省去无数麻烦。
TPS65262 PMIC评估模块：多路电源设计实战与硬件参考解析
1. 项目概述与核心价值在嵌入式系统、工业控制板或者高性能处理器的电源设计中我们常常面临一个经典难题如何从一个相对较高的输入电压比如常见的12V或24V适配器高效、稳定地产生多路不同电压、不同电流的电源轨并且还要确保它们按照正确的顺序上电和掉电过去这可能需要多个独立的电源芯片、一堆外围元件和复杂的时序逻辑电路不仅占用宝贵的PCB面积调试起来也让人头疼。今天要聊的这块TPS65262 PMIC评估模块就是德州仪器TI给出的一个非常漂亮的“交钥匙”解决方案。简单来说TPS65262是一颗集成了三路同步降压转换器Buck和两路线性稳压器LDO的电源管理芯片。它的输入电压范围很宽从4.5V一直到18V都能工作非常适合从适配器、电池或者工业总线取电的场景。三路Buck的输出能力分别是3A、1A和1A足以驱动一个核心处理器、内存和外围接口两路LDO则能提供200mA和100mA的干净电源给模拟电路或者低噪声需求的模块供电。最吸引人的是它内部集成了电源时序控制逻辑通过一个MODE引脚和几个EN引脚的不同配置就能实现多种上电/掉电序列完全省去了外部逻辑电路。这块EVM评估模块的价值就在于它把芯片数据手册上的电路图变成了一个可以拿在手里、接上电源就能测试的实体。它不仅仅是一块演示板更是一个经过验证的、可以直接借鉴甚至复用到你产品中的硬件参考设计。板子上每一个元器件的选型、每一个走线的宽度、每一个测试点的位置都蕴含着TI电源应用工程师的经验和考量。对于正在选型或者已经决定使用TPS65262的工程师来说这块板子就是最好的“参考答案”和“调试起点”。2. 芯片架构与核心功能深度解析2.1 三路同步降压转换器高效能量转换的核心TPS65262的核心是它的三路同步降压转换器。所谓“同步”指的是它用了一个低导通电阻的MOSFET代替了传统异步Buck电路中的续流二极管。这样做的好处非常明显二极管有固定的正向压降比如0.3V-0.7V在输出大电流时这个压降带来的功耗P_loss Vf * Iout会非常可观。而同步MOSFET的导通电阻可以做到毫欧级别其导通损耗P_loss Iout² * Rds(on)在大电流下远低于二极管。因此同步架构的效率通常比异步架构高5%到15%尤其是在输出电流较大的情况下。这三路Buck是相互独立的每路都有自己专属的功率电感、输入输出电容和反馈网络。它们共享一个600kHz的开关频率。选择600kHz是一个权衡的结果频率太高开关损耗会增大频率太低则需要更大的电感和电容来维持纹波电流和电压在可接受范围内占用的体积会变大。600kHz是一个在效率、体积和成本之间取得良好平衡的常用频点既能使用尺寸适中的电感如板上的4.7uH也能有效避开音频频段避免可闻噪声。每路Buck的输出电压都是通过外部分压电阻网络设定的。以Buck1为例其反馈引脚FB1的基准电压Vref通常是0.8V。那么输出电压Vout1 Vref * (1 Rup / Rlow)。从EVM的BOM表可以看到Buck1的输出设定为1.2V使用了20.0kΩR8和31.6kΩR11的电阻。我们来验算一下Vout1 0.8V * (1 31.6k / 20.0k) 0.8V * 2.58 2.064V等等这不对。这里需要注意原理图上R820.0k连接在FB1和VOUT1之间是上拉电阻RupR1131.6k连接在FB1和GND之间是下拉电阻Rlow。所以公式应为 Vout1 0.8V * (1 Rup/Rlow) 0.8V * (1 20.0k / 31.6k) 0.8V * (1 0.633) 1.306V。这个值与标称的1.2V有出入。实际上仔细看BOMBuck1对应的反馈电阻是R820.0k和R1131.6k但计算结果是1.306V。而Buck21.8V对应R910.0k和R1310.0k这里BOM显示R13是10.0k但原理图需要核对Buck33.3V对应R1020.0k和R1639.0kR16是39.0k但原理图显示连接的是R15和R16。这说明EVM的BOM和原理图可能存在预设配置实际使用时必须根据数据手册的公式和所需电压重新计算并选择电阻。这是一个非常重要的实操点永远不要完全照抄评估板上的电阻值一定要根据你的目标输出电压使用芯片数据手册提供的公式进行重新计算。评估板上的值可能只是为了演示某个特定电压。2.2 双路可调LDO为噪声敏感电路供电除了高效的Buck芯片还集成了两路低压差线性稳压器。LDO的原理很简单相当于一个智能的可变电阻通过调整自身的压降来维持输出电压恒定。它的优点是输出噪声极低、纹波小因为其调整管工作在线性区没有开关动作。缺点是效率不高效率大致等于Vout / Vin如果压差Vin - Vout很大功耗就会很可观。TPS65262的LDO1和LDO2的输入电压范围是1.3V到18V输出电流能力分别是200mA和100mA。它们通常用于给模拟传感器、PLL锁相环、音频编解码器等对电源噪声极其敏感的电路供电。在EVM上LDO1被设置为2.5VLDO2被设置为5.0V。它们的输出电压也是通过外部分压电阻设定的原理与Buck的反馈网络类似。这里有一个关键设计考量LDO的输入电源LVIN1/2从哪里来在EVM上J7和J8端子需要单独接入输入电源。在实际系统中一个常见的优化做法是使用某一路已经稳定输出的Buck电压作为LDO的输入。例如用3.3V的Buck3输出作为5V LDO2的输入就不合适因为压差不够。但可以用12V输入或5V Buck如果有作为LDO的输入。这样做可以简化电源树但必须仔细计算功耗和热设计确保LDO在最大负载下不会过热。2.3 自动电源时序控制系统稳定性的守护者现代复杂的数字系统如FPGA、多核处理器对电源上电和掉电的序列有严格要求。错误的时序可能导致闩锁效应、总线冲突或启动失败。TPS65262的时序控制功能极大地简化了这项工作。它通过一个MODE引脚来切换两种控制模式独立使能模式MODE GND将J14跳线帽连接到GND。此时Buck1/2/3和LDO1/2的使能引脚EN1/2/3 LEN1/2完全由用户控制。你可以通过控制连接在J9-J13上的跳线帽任意开启或关闭每一路输出。这提供了最大的灵活性适合时序由外部MCU或CPLD控制的场景。自动序列模式MODE 高电平或悬空将J14跳线帽连接到VIN或断开内部有上拉。此时Buck1/2/3的上电和掉电序列由芯片内部逻辑根据EN1、EN2、EN3这三个引脚的状态预先定义。具体序列见EVM文档中的Table 4。以最常用的序列“Buck1 → Buck2 → Buck3”为例对应MODEHigh EN1High EN2High EN3High。当你将EN3通过J11置高后芯片内部会先启动Buck1延迟一段时间由内部电路决定后启动Buck2再延迟后启动Buck3。掉电时顺序则相反。这个延迟时间是芯片固化的对于确保像处理器先供核心电压1.2V再供IO电压3.3V这样的负载安全启动至关重要。实操心得在绝大多数应用中如果你使用的处理器有明确的电源时序要求并且与TPS65262的某一种自动序列匹配强烈建议使用自动序列模式。这比用MCU GPIO去控制要可靠得多避免了软件bug或MCU启动异常导致的时序问题。务必仔细对照你的处理器数据手册和TPS65262的序列表。3. 评估模块硬件设计拆解与借鉴3.1 原理图关键电路分析拿到EVM的原理图图1我们不能只看连线要理解每个部分为什么这样设计。输入滤波与保护 在电源输入接口J6附近你会看到多个并联的电容C10.047uF、C2、C322uF。这是一个典型的多层陶瓷电容MLCC组合。0.047uF的小电容用于滤除高频噪声如来自适配器的开关噪声而22uF的大电容则用于提供瞬态电流并抑制低频纹波。输入电容的容量需要根据最大输入电流纹波要求来计算EVM的值是一个很好的起点。注意输入电容应尽可能靠近芯片的VIN引脚放置以减小寄生电感这对抑制开关尖峰电压至关重要。功率电感选型 三路Buck分别使用了L1 L2 L3 都是4.7uH的屏蔽电感Wurth 744311470。电感选型主要考虑三个参数电感值、饱和电流和直流电阻。电感值4.7uH由开关频率600kHz、输入输出电压决定用于控制纹波电流。纹波电流过大输出电容压力大过小可能影响动态响应。芯片数据手册会给出计算公式。饱和电流必须大于电路的最大峰值电流输出电流1/2纹波电流。如果电感饱和电感量会骤降导致电流失控瞬间损坏芯片。Wurth的这个型号饱和电流很高留了充足余量。直流电阻DCR直接影响效率。DCR越大导通损耗I² * DCR越大。EVM选用了DCR仅0.02Ω的电感是为了展示最佳效率。输出电容配置 每路Buck输出都有一颗22uF的陶瓷电容C11 C18等和一颗1uF的陶瓷电容。22uF电容承担主要的储能和滤波任务而1uF电容则更靠近芯片的FB反馈引脚用于提供更干净的高频反馈路径提升环路稳定性。布局上小电容必须比大电容更靠近芯片的VOUT和FB引脚。反馈网络与补偿 除了之前提到的分压电阻在Buck1的补偿引脚COMP1上连接着C782pF、C100.01uF和R60Ω实际是预留位置。这是典型的Type II或Type III补偿网络用于调整电源环路的增益和相位裕度确保系统在各种负载条件下都稳定工作不振荡。EVM上通常已经配置了一个适用于典型工况的补偿值。对于初学者除非你非常熟悉开关电源的环路补偿设计否则建议完全参考EVM的补偿网络参数和布局。更改输出电容或电感值后可能需要重新调整补偿。3.2 PCB布局的艺术为什么这样布线PCB布局是开关电源设计成败的关键甚至比原理图更重要。糟糕的布局会导致效率低下、噪声巨大、甚至不稳定。EVM的4层板布局图3-6是一个教学范本。1. 功率回路最小化 对于每一个Buck都有一个高频的“功率回路”当上管导通时电流路径是输入电容 → 上管 → 电感 → 输出电容 → 负载 → 地 → 输入电容-。当上管关闭、下管导通时电流路径是地 → 下管 → 电感 → 输出电容 → 负载 → 地。这两个回路都包含了开关节点LX。 EVM的布局清晰地展示了如何最小化这个回路输入电容C2 C3、芯片的VIN/PGND引脚、以及电感被非常紧凑地布置在一起。特别是芯片底部的散热PAD必须良好接地和功率地PGND通过多个过孔直接连接到内层或底层的地平面为高频开关电流提供了最短、最低阻抗的返回路径。你在自己设计时必须用粗线或铺铜来连接这些点并打上充足的过孔。2. 小信号地与功率地分离 仔细看芯片有一个AGND模拟地引脚第19脚。这个引脚专门用于连接反馈分压电阻的下端、补偿网络的地等敏感模拟电路。在PCB上AGND应该通过一个单独的走线连接到主地平面的一点通常是在芯片AGND引脚下方而不是直接和嘈杂的功率地PGND混在一起。这可以防止开关噪声通过地线干扰敏感的反馈电压导致输出电压纹波变大或不稳定。EVM上通过精心的布局和地平面分割实现了这一点。3. 开关节点LX的布局 LX节点是电压变化最剧烈的地方在0V和VIN之间高速切换会产生很强的电磁干扰。EVM上将LX节点的铜皮面积控制得相对较小并远离敏感的反馈走线FB和模拟区域。同时在LX节点到地之间有时会预留一个位置给一个小电容如C22 DNI表示“不安装”这个电容叫做“snubber”吸收电路可以用来阻尼LX节点的振铃减少EMI。如果你的板子EMI测试不过关可以尝试在这个位置添加一个几百皮法到几纳法的电容。4. 测试点TP的布置 板子上遍布的白色和黑色测试点TP1-TP17不是随意放的。它们提供了对关键信号的便捷访问LX测试点A B C用于用示波器观察开关波形评估开关损耗和振铃。VOUT测试点测量输出电压精度和纹波。FB测试点用于环路稳定性测量需要注入信号。EN/PGOOD测试点用于调试电源时序。在你自己的设计中即使为了成本省掉测试点也至少要在PCB上留下可以焊接细线或探头针的过孔否则调试将异常困难。4. 模块使用指南与实战测试4.1 上电前检查与跳线配置在给EVM通电之前务必完成以下检查视觉检查检查PCB有无明显的物理损坏、短路、虚焊特别是电容有无鼓包。跳线帽配置根据你想要的电源时序模式配置好J9-J14跳线帽。如果你想手动控制每一路将J14MODE用跳线帽连接到GND黑色测试点TP4。此时J9EN1、J10EN2、J11EN3、J12LEN1、J13LEN2的配置决定对应通道是否使能。将跳线帽连接到中间引脚和VIN端通过100k电阻上拉即为使能连接到中间引脚和GND端即为禁用悬空则内部上拉为默认使能。如果你想使用自动时序将J14MODE用跳线帽连接到VINTP3或直接拔掉内部上拉。然后根据Table 4配置J9、J10、J11来选择你需要的上电序列。例如要实现Buck1-Buck2-Buck3的序列需将J9、J10、J11都连接到VINHigh。负载准备确认你的电子负载或实际负载已准备好并设置到合适的电流值。切勿在输出端开路或短路的情况下上电。4.2 完整上电测试流程我们以最常用的“自动时序模式”为例进行完整的上电测试连接输入电源将可调直流电源的正负极分别连接到J6端子的VIN和GND。先将电源电压设置为0V电流限制定在2A左右。将另一路直流电源或同一电源的不同输出连接到J7LVIN1和GND用于给LDO1供电。根据EVM预设LDO1输出2.5V其输入电压必须高于输出电压压差LDO dropout voltage查数据手册假设为0.2V所以至少需要2.7V。EVM建议2.62V-18V我们使用3.3V或5V比较稳妥。同理连接第三路电源到J8LVIN2给LDO2供电。LDO2输出5.0V输入至少需要5.2V以上建议使用5.5V或12V。施加输入电压并上电缓慢调高连接J6的主输入电源电压至12V在4.5-18V范围内均可。观察电源的电流显示不应有异常的大电流上电浪涌除外。开启连接J7和J8的LDO输入电源。触发自动序列在自动时序模式下三路Buck的启动由EN3J11控制。此时用跳线帽将J11的中间引脚连接到VIN端High。此时你应该能听到非常轻微的高频嘶嘶声开关频率600kHz有些人可能听不到或用示波器在LX测试点A B C上看到方波信号。用万用表依次测量J1VOUT1、J2VOUT2、J3VOUT3的电压应分别约为1.2V、1.8V、3.3V。注意测量顺序它们应该是依次建立的间隔几十到几百微秒用示波器的单次触发捕获功能可以清晰看到这个时序。启用LDO将J12LEN1和J13LEN2用跳线帽连接到VIN端使能两路LDO。测量J4LVOUT1和J5LVOUT2电压应分别为2.5V和5.0V。加载测试在输出端子J1-J5上逐步增加负载使用电子负载或功率电阻监测输出电压的稳定性。重点关注带载后的电压跌落负载调整率和纹波噪声。对于Buck13A输出可以测试从轻载到满载3A的跳变用示波器观察输出电压的瞬态响应过冲/下冲。4.3 关键波形测量与性能评估开关节点波形LX将示波器探头最好用接地弹簧避免长地线夹引入噪声连接到测试点A、B或C。你应该看到一个幅值约等于输入电压12V的方波。观察其上升/下降沿是否干净有无严重的过冲振铃。过大的振铃表明功率回路寄生电感过大可能产生EMI问题。输出电压纹波测量纹波时必须使用示波器的带宽限制功能通常限制在20MHz并使用探头上的短接地针直接点在输出电容的引脚上或测试点TP1 TP6 TP7等。正确的纹波测量应该是一个频率为开关频率600kHz的三角波或锯齿波其峰峰值通常在几十毫伏以内。如果看到高频毛刺可能是测量方法不当或布局有问题。效率测量分别在输入和输出端接入万用表或使用电源和电子负载的读数记录输入电压Vin、输入电流Iin、输出电压Vout、输出电流Iout。效率 η (Vout * Iout) / (Vin * Iin) * 100%。在轻载、半载、满载下分别测量绘制效率曲线。TPS65262在轻载时会进入脉冲跳跃模式PSM此时效率会比全PWM模式高。5. 常见问题排查与设计避坑指南即使完全按照EVM设计在实际应用中也可能遇到问题。以下是一些常见故障现象和排查思路问题现象可能原因排查步骤与解决方案某一路无输出1. 使能信号未正确配置。2. 该路输出短路。3. 反馈电阻开路或焊接不良。4. 芯片损坏。1. 用万用表检查对应EN引脚电压如EN1应为高电平。2. 断电用万用表二极管档测量输出对地电阻排除短路。3. 检查反馈分压电阻如R8 R11的阻值和焊接。4. 检查输入电压是否在范围内LX引脚有无波形。如均无可能芯片损坏。输出电压不正确1. 反馈电阻值错误或精度不够。2. 负载过重导致电压跌落。3. 输入电压过低接近或低于设定输出电压。1. 仔细核对并重新计算反馈电阻值使用1%精度的电阻。2. 测量空载电压若正确则属负载调整率问题需检查PCB走线电阻或增大输出电容。3. 确保输入电压高于所需输出电压对于Buck需考虑占空比极限。输出电压纹波过大1. 输出电容ESR过高或容量不足。2. 功率回路布局不佳寄生电感大。3. 测量方法不正确未使用带宽限制和短接地。4. 补偿网络参数不匹配。1. 确保使用低ESR的陶瓷电容并确认容值足够。可在输出端并联一个低ESR的电解电容如聚合物电容试试。2. 复查PCB布局确保功率回路最短最粗。3.严格按照上述“关键波形测量”中的方法重新测量。4. 参考数据手册根据实际使用的LC参数重新计算补偿网络。芯片发热严重1. 负载电流超过芯片或电感能力。2. 开关损耗或导通损耗过大。3. 散热设计不足。1. 测量实际负载电流确认未超规格。2. 检查输入电压是否过高导致开关损耗大或LX波形振铃严重导致开关损耗激增。3. 确保芯片底部的散热PAD通过足够多的过孔连接到PCB内部或底层的大面积地铜皮上以帮助散热。必要时可增加外部散热片。电源时序不符合预期1. MODE引脚电平配置错误。2. EN引脚上拉/下拉电阻配置错误。3. 负载存在异常导致某一路启动时被拉垮。1. 确认MODE引脚电压0V为独立模式高电平为自动模式。2. 在自动模式下确认EN1/2/3的配置组合符合Table 4的要求。3. 逐一单独上电各路输出排查是否存在故障负载。检查PGOOD信号状态。轻载时输出电压偏高芯片工作在脉冲跳跃模式PSM下这是正常现象。PSM模式下芯片会跳过一些开关周期以维持输出电压导致反馈环路调节方式不同可能产生轻微的电压偏移。只要在数据手册规定的范围内如±2%即属正常。如需更精确的轻载稳压可查阅芯片是否支持强制PWM模式。设计避坑要点总结电容不是越大越好输入输出电容需要根据纹波电流和电压要求计算。过大的电容可能造成启动缓慢或环路不稳定。优先使用多个中等容值的MLCC并联以降低ESR和ESL。电感选型宁大勿小电感饱和电流一定要留有至少30%的裕量。在成本允许的情况下选择DCR更小的电感。布局是决定性的花最多的时间在PCB布局上。严格区分功率路径和小信号路径。保证功率地回路紧凑。反馈走线要远离噪声源LX、电感。务必做热仿真或测量根据估算的功耗效率曲线可查计算芯片和电感的温升。确保在最高环境温度下所有器件结温不超过其最大允许值。善用评估模块在画自己的板子之前先用EVM连接你的真实负载进行测试验证电源方案是否满足所有工况启动、动态负载、高温等。EVM上的每一个元件和布局细节都值得深入研究。这块TPS65262评估模块是一个功能强大且设计精良的参考平台。通过深入理解其原理、仔细研究其设计、并动手进行完整的测试你不仅能快速评估这颗芯片是否适合你的项目更能学到开关电源和电源系统设计的宝贵实战经验。记住好的电源设计是产品稳定可靠的基础多花些时间在前期验证和调试上能为后续的系统集成省去无数麻烦。
