一、LD-MOS是什么LD-MOS全称Lateral Double-diffused MOSFET中文叫横向双扩散MOSFET。横向意味着电流从器件表面水平流过双扩散指的是它的沟道区域是由两次离子注入扩散形成的——这是它区别于普通MOS的最核心工艺特征。LD-MOS通常工作在20V~100V等级广泛出现在手机射频PA2G~4G时代的主流功率管高压驱动IC里的功率输出级高边开关High-side Switch同步整流中的SR控制FET二、结构拆分从横切面看LD-MOS我们先从器件的横截面入手把它拆成几个功能区域来看。2.1 整体结构横截面←──────────── 电流方向 ────────────→ 源极金属 (Source) 栅极 (Gate) 漂移区表面 漏极金属 (Drain) │ │ │ │ ┌────┴──────────────────┴───────────────┴──────────────┴────┐ │ N 源极 │ P-body │ N- 漂移区 (Drift Region) │ N 漏极 │ │ Source │ (沟道区) │ │ Drain │ │ N │ P body tie │ │ N │ ├─────────────────────────────────────────────────────────┤ │ N- EPI 外延层 │ │ (漂移区主体承受高压) │ ├─────────────────────────────────────────────────────────┤ │ P- SUBSTRATE (P型衬底) │ └─────────────────────────────────────────────────────────┘2.2 每个区域的作用① P型衬底P- SUBSTRATE提供机械支撑是整颗芯片的地基在LD-MOS里衬底通常接地或接源极电位本身不参与导电主要起机械支撑和热传导作用② N型外延层N- EPI——漂移区的核心这是LD-MOS最关键的结构层承担高压阻断的核心功能N-表示低掺杂浓度相对N而言电阻较高但耐压好厚度和掺杂浓度直接决定器件的击穿电压③ P-body层P型体区通过双扩散工艺形成深度约1~3μm沟道就在这个区域的表面形成SiO2/Si界面下方当栅极加正压时P-body表面反型形成N型沟道连通源极和漂移区P-body的浓度和深度决定阈值电压Vth和沟道电阻④ P Body ContactP体接触紧邻源极的P重掺杂区作用是将P-body电位固定在源极电位防止门锁效应Latch-up重要如果没有这个接触P-body和源极之间会形成寄生的晶闸管结构导致异常导通⑤ N源极和N漏极源极和漏极都是N重掺杂区域源极通过金属与P body contact相连等电位漏极N与外延层连通是高电位端⑥ 栅氧化层 多晶硅栅Gate Oxide Poly-Si栅氧化层通常厚度约20~50nm根据电压等级调整栅极下面的区域就是沟道区栅压控制沟道开启多晶硅栅本身也是扩散的阻挡层——源漏离子注入用栅极做自对准⑦ 场氧化层Field OxideFOX漂移区表面有一层厚氧化层通常300nm作用是降低漂移区表面电场避免提前击穿同时起器件间隔离作用2.3 电流路径与RESURF效应LD-MOS电流路径完全是横向的源极→沟道→漂移区→漏极全程在芯片表面附近流动。这里有一个关键设计概念——RESURFReduced Surface Field表面电场降低。漂移区N-外延层既要在导通时承载电流又要在关断时承受高电压。如果漂移区表面电场太高会在达到理想击穿电压之前就提前击穿。RESURF效应通过在漂移区下方形成一个横向的PN结耗尽层将表面电场拉平从而让整个漂移区更均匀地承受电压接近理想平行平面结的击穿特性。简单说RESURF让漂移区用更少的硅面积达到同样的耐压节省了芯片面积。三、工艺制成LD-MOS是怎么造出来的现在我们从半导体Fab的角度梳理LD-MOS的制造流程。每一步都有它的道理理解为什么这么做才是关键。工艺概览步骤工艺名称核心作用1衬底准备P型硅片2外延生长N- EPI漂移区3场氧化LOCOS漂移区表面保护与隔离4P-well离子注入 扩散P-body沟道区双扩散第一步5栅氧化层生长20~50nm SiO26多晶硅沉积与掺杂栅极材料7多晶硅刻蚀定义栅极图形8源漏N离子注入自对准N源/漏区形成9P body contact注入体接触10退火/驱入Drive-in激活杂质展宽结深——双扩散第二步11接触孔刻蚀露出源/栅/漏区域12金属溅射Al/Si/Cu互连引线13钝化与键合保护与封装步骤1~2衬底与外延——漂移区的根基Fab从一片P型100单晶硅片开始直径通常为8英寸200mm或12英寸300mm。接着在硅片表面外延生长一层N-型单晶硅这就是漂移区的本体。关键参数外延层厚度通常5~20μm电压等级越高外延层越厚掺杂浓度10^14~10^16 cm^-3量级低掺杂→高阻→高耐压为什么要外延而不是直接在衬底上扩散因为外延层可以精确控制掺杂浓度的均匀性和梯度而扩散工艺在硅片深处的浓度控制精度差。漂移区的电阻和耐压直接由这层外延决定必须用外延工艺来保证一致性。步骤3LOCOS场氧化——保护漂移区表面在场氧化之前先在硅片上长一层薄Si3N4氮化硅作为氧化阻挡层。然后在漂移区上方通过**局部氧化LOCOSLocal Oxidation of Silicon**生长出一层厚氧化层。为什么用厚氧化层氧化层下方的硅表面电场会被氧化层抑制——因为氧化物的介电强度比硅高同样的电压在氧化层里产生的电场更小。这样就避免了漂移区表面提前击穿配合RESURF效应共同提升耐压。难点LOCOS工艺会在氧化层边缘形成鸟嘴Bird’s Beak——氧化层横向延伸侵占有源区面积。先进工艺会用 STI浅沟槽隔离替代LOCOS来减少这个效应。步骤4P-well双扩散第一步——P-body的形成这是LD-MOS工艺最核心的一步。先用光刻在漂移区上方定义P-body区域一个长条形的窗口然后进行P型杂质通常是硼B离子注入。注入后接着进行一次高温扩散驱入Drive-in。这一步有两个作用让硼向硅内部扩散形成一定深度的P-well激活注入的杂质让它们占据晶格位置产生电活性双扩散的名字就从这里来P型杂质硼通过这次扩散在硅里形成P-body后面还会有第二次N型杂质的扩散。两层扩散叠加在一起沟道的浓度分布和结深就被精确控制住了。步骤5~7栅极——MOS的核心栅氧化在P-body区域上方生长一层SiO2厚度20~50nm对应Vgs耐受20~100V。栅氧化层的质量直接决定器件的阈值电压一致性和可靠性。多晶硅沉积在整片硅片上沉积一层多晶硅Poly-Si厚度约200~400nm。多晶硅需要磷掺杂使其具有导电性方块电阻约几十Ω/sq。多晶硅刻蚀用光刻干法刻蚀RIE反应离子刻蚀把多晶硅刻成条形栅极。栅极的宽度决定了沟道长度L这是LD-MOS最重要的尺寸参数之一。自对准的巧妙之处栅极形成后源漏N注入会利用栅极本身作为掩膜——杂质只能从栅极两侧没有被遮挡的区域注入源和漏自动对栅极对齐不需要额外的对版步骤。这大大减小了源漏与栅的重叠寄生电容。步骤8源漏N离子注入——第二次扩散的前奏在栅极作为掩膜的条件下进行N型杂质磷P或砷As离子注入形成N源区和N漏区。磷P原子半径较小注入后扩散能力强适合做深结漏区砷As原子半径大扩散能力弱适合做浅结源极——接触更好注入能量和剂量决定源漏区的结深和方块电阻。通常源漏结深在0.3~1μm量级。步骤9P Body Contact注入用光刻定义P区域紧邻源极的位置注入高剂量硼形成P体接触区。为什么要在源极旁边专门做一个P接触如果不把这个P区引出来P-body的电位会漂浮——当器件工作时P-body/源极之间的PN结可能正偏形成门锁Latch-up通路导致器件异常导通甚至损坏。P接触把P-body牢牢钉在源极电位消除了这个隐患。步骤10退火/驱入Drive-in——双扩散第二步器件性能的定海神针这是最关键的一步也是LD-MOS区别于普通MOS的核心。进行一次高温长时间退火通常900~1100°C30~120分钟在氮气或惰性气体中。这次退火有三个作用① 激活杂质让注入的磷、砷、硼原子占据晶格位置全部变成电活性② 结深展宽杂质向内部扩散N源/漏结深、P-body结深都增加③ P-body的横向浓度梯度形成沟道 这是理解LD-MOS的关键——在P-body和N-漂移区的交界处P型浓度从高到低有一个天然的浓度梯度。在栅极正压作用下这个梯度区域会在表面形成一个自适应的反型沟道。沟道的有效长度不是光刻定义的而是由两次扩散的浓度分布决定的——这就是双扩散名字的真正含义沟道长度由两次扩散的杂质分布差决定而不是由光刻精度决定。为什么这个设计很妙光刻机的最小线宽是有限的而双扩散可以在光刻分辨率之外通过杂质浓度分布的软控制得到更精确、更短的沟道长度。这个工艺在早期光刻精度有限的年代是实现短沟道MOSFET的关键技术。步骤11~13后段工艺——互连与封装接触孔刻蚀在氧化层上刻出接触孔暴露源、栅、漏区域的硅或多晶硅。金属溅射溅射一层Al-Si或Al-Cu-Si合金厚度约0.8~1.2μm通过光刻刻蚀形成源极、栅极、漏极的金属互连图形。铝是主要互连材料因为它的欧姆接触电阻低、与硅的粘附性好。钝化在金属层上沉积一层钝化介质SiON或SiO2保护芯片免受划伤和潮湿侵入。背面减薄与划片将硅片背面减薄到约200~300μm减小热阻然后划片成单颗芯片封装成SOT-23、SO-8、TSSOP等常见封装。四、LD-MOS的性能特点对电源设计意味着什么4.1 优势① 平面结构无深槽——工艺简单可与CMOS兼容LD-MOS可以很方便地集成到标准CMOS工艺里和控制逻辑做在同一颗芯片上。这就是为什么高压驱动IC里通常用LD-MOS做功率输出级——功率管和驱动电路一次性流片成本最优。② 阈值电压Vth由P-body浓度精确控制双扩散工艺可以独立控制沟道区的杂质浓度分布从而把Vth做到很精确的范围比如1.5~3V适合与3.3V/5V逻辑电平直接配合使用。③ 无门锁风险P body tie紧邻源极体接触设计消除了门锁效应器件在大电流下的可靠性更好。④ 高频特性好相对IGBT作为单极型器件只有多数载流子参与导电LD-MOS没有IGBT那样的少数载流子存储效应关断速度很快适合数MHz级别的开关应用。4.2 劣势与设计注意点① 导通电阻Ron随耐压快速增加这是LD-MOS最大的短板。由于漂移区承担全部耐压要做100V的LD-MOS漂移区必须足够厚、足够轻掺杂导致导通电阻很大。功率损耗里导通损耗占主导时LD-MOS就不划算了。② 芯片面积利用率低电流横向流动整个电流路径的面积都在芯片表面占用。相比之下垂直结构VD-MOS可以把电流垂直引到芯片背面节省表面面积。LD-MOS做100V/1A器件可能需要比VD-MOS大50%以上的芯片面积。③ 漂移区设计是取舍的艺术RESURF效应要求漂移区的厚度和掺杂浓度精确匹配——外延层太厚或太薄、浓度太高或太低都会降低击穿电压。实际设计中通常需要2~3次流片迭代才能找到最优漂移区参数。五、设计选型建议如果你在选型时遇到一颗LD-MOS可以从以下角度评估① 看应用电压等级20~40VLD-MOS导通电阻相对可控可以优先考虑60~100V导通损耗明显增加此时需要对比VD-MOS或SGT的Ron×A单位面积导通电阻指标100V以上LD-MOS的面积成本劣势明显通常选用VD-MOS或Super Junction② 看是否需要与控制电路单芯片集成需要集成到驱动IC里 → 必须选LD-MOSCMOS兼容分立功率器件选型 → 优先看VD-MOS/SGT③ 看开关频率LD-MOS属于单极型器件无少子存储关断损耗低适合数MHz级别但高频下Gate ChargeQg不要忽视驱动损耗会显著增加④ 看Body DiodeLD-MOS的体二极管是PN结二极管正向压降约0.7V不适合做同步整流的SR管GaN或SGT在此有优势六、从结构到电源完整逻辑链我们来总结一下LD-MOS的半导体结构如何最终影响电源性能code复制外延层N-浓度厚度设计 ↓ 漂移区电阻Ron,sp决定 ↓ 导通损耗P损 I²×Ron × 占空比 ↓ 电源效率轻载/满载 P-body双扩散浓度梯度 ↓ 沟道长度阈值电压Vth ↓ 器件开启特性 驱动损耗 ↓ 开关速度 动态损耗 RESURF效应漂移区场氧化层 ↓ 耐压/击穿电压余量 ↓ 安全工作区SOA 可靠性LD-MOS不是目前功率开关管的主流选择被VD-MOS/SGT/超结大量替代但在高压驱动IC单芯片集成、RF功放、Smart Power IC领域它依然是不可替代的结构。理解LD-MOS的工艺逻辑是理解整个功率器件演进路径的起点——下一代VD-MOS的垂直结构就是在LD-MOS基础上翻过来实现的。理解了LD-MOS再去看VD-MOS你会发现它们之间的演进关系非常清晰。
拆开LD-MOS：横向器件的结构秘密与制造工艺
一、LD-MOS是什么LD-MOS全称Lateral Double-diffused MOSFET中文叫横向双扩散MOSFET。横向意味着电流从器件表面水平流过双扩散指的是它的沟道区域是由两次离子注入扩散形成的——这是它区别于普通MOS的最核心工艺特征。LD-MOS通常工作在20V~100V等级广泛出现在手机射频PA2G~4G时代的主流功率管高压驱动IC里的功率输出级高边开关High-side Switch同步整流中的SR控制FET二、结构拆分从横切面看LD-MOS我们先从器件的横截面入手把它拆成几个功能区域来看。2.1 整体结构横截面←──────────── 电流方向 ────────────→ 源极金属 (Source) 栅极 (Gate) 漂移区表面 漏极金属 (Drain) │ │ │ │ ┌────┴──────────────────┴───────────────┴──────────────┴────┐ │ N 源极 │ P-body │ N- 漂移区 (Drift Region) │ N 漏极 │ │ Source │ (沟道区) │ │ Drain │ │ N │ P body tie │ │ N │ ├─────────────────────────────────────────────────────────┤ │ N- EPI 外延层 │ │ (漂移区主体承受高压) │ ├─────────────────────────────────────────────────────────┤ │ P- SUBSTRATE (P型衬底) │ └─────────────────────────────────────────────────────────┘2.2 每个区域的作用① P型衬底P- SUBSTRATE提供机械支撑是整颗芯片的地基在LD-MOS里衬底通常接地或接源极电位本身不参与导电主要起机械支撑和热传导作用② N型外延层N- EPI——漂移区的核心这是LD-MOS最关键的结构层承担高压阻断的核心功能N-表示低掺杂浓度相对N而言电阻较高但耐压好厚度和掺杂浓度直接决定器件的击穿电压③ P-body层P型体区通过双扩散工艺形成深度约1~3μm沟道就在这个区域的表面形成SiO2/Si界面下方当栅极加正压时P-body表面反型形成N型沟道连通源极和漂移区P-body的浓度和深度决定阈值电压Vth和沟道电阻④ P Body ContactP体接触紧邻源极的P重掺杂区作用是将P-body电位固定在源极电位防止门锁效应Latch-up重要如果没有这个接触P-body和源极之间会形成寄生的晶闸管结构导致异常导通⑤ N源极和N漏极源极和漏极都是N重掺杂区域源极通过金属与P body contact相连等电位漏极N与外延层连通是高电位端⑥ 栅氧化层 多晶硅栅Gate Oxide Poly-Si栅氧化层通常厚度约20~50nm根据电压等级调整栅极下面的区域就是沟道区栅压控制沟道开启多晶硅栅本身也是扩散的阻挡层——源漏离子注入用栅极做自对准⑦ 场氧化层Field OxideFOX漂移区表面有一层厚氧化层通常300nm作用是降低漂移区表面电场避免提前击穿同时起器件间隔离作用2.3 电流路径与RESURF效应LD-MOS电流路径完全是横向的源极→沟道→漂移区→漏极全程在芯片表面附近流动。这里有一个关键设计概念——RESURFReduced Surface Field表面电场降低。漂移区N-外延层既要在导通时承载电流又要在关断时承受高电压。如果漂移区表面电场太高会在达到理想击穿电压之前就提前击穿。RESURF效应通过在漂移区下方形成一个横向的PN结耗尽层将表面电场拉平从而让整个漂移区更均匀地承受电压接近理想平行平面结的击穿特性。简单说RESURF让漂移区用更少的硅面积达到同样的耐压节省了芯片面积。三、工艺制成LD-MOS是怎么造出来的现在我们从半导体Fab的角度梳理LD-MOS的制造流程。每一步都有它的道理理解为什么这么做才是关键。工艺概览步骤工艺名称核心作用1衬底准备P型硅片2外延生长N- EPI漂移区3场氧化LOCOS漂移区表面保护与隔离4P-well离子注入 扩散P-body沟道区双扩散第一步5栅氧化层生长20~50nm SiO26多晶硅沉积与掺杂栅极材料7多晶硅刻蚀定义栅极图形8源漏N离子注入自对准N源/漏区形成9P body contact注入体接触10退火/驱入Drive-in激活杂质展宽结深——双扩散第二步11接触孔刻蚀露出源/栅/漏区域12金属溅射Al/Si/Cu互连引线13钝化与键合保护与封装步骤1~2衬底与外延——漂移区的根基Fab从一片P型100单晶硅片开始直径通常为8英寸200mm或12英寸300mm。接着在硅片表面外延生长一层N-型单晶硅这就是漂移区的本体。关键参数外延层厚度通常5~20μm电压等级越高外延层越厚掺杂浓度10^14~10^16 cm^-3量级低掺杂→高阻→高耐压为什么要外延而不是直接在衬底上扩散因为外延层可以精确控制掺杂浓度的均匀性和梯度而扩散工艺在硅片深处的浓度控制精度差。漂移区的电阻和耐压直接由这层外延决定必须用外延工艺来保证一致性。步骤3LOCOS场氧化——保护漂移区表面在场氧化之前先在硅片上长一层薄Si3N4氮化硅作为氧化阻挡层。然后在漂移区上方通过**局部氧化LOCOSLocal Oxidation of Silicon**生长出一层厚氧化层。为什么用厚氧化层氧化层下方的硅表面电场会被氧化层抑制——因为氧化物的介电强度比硅高同样的电压在氧化层里产生的电场更小。这样就避免了漂移区表面提前击穿配合RESURF效应共同提升耐压。难点LOCOS工艺会在氧化层边缘形成鸟嘴Bird’s Beak——氧化层横向延伸侵占有源区面积。先进工艺会用 STI浅沟槽隔离替代LOCOS来减少这个效应。步骤4P-well双扩散第一步——P-body的形成这是LD-MOS工艺最核心的一步。先用光刻在漂移区上方定义P-body区域一个长条形的窗口然后进行P型杂质通常是硼B离子注入。注入后接着进行一次高温扩散驱入Drive-in。这一步有两个作用让硼向硅内部扩散形成一定深度的P-well激活注入的杂质让它们占据晶格位置产生电活性双扩散的名字就从这里来P型杂质硼通过这次扩散在硅里形成P-body后面还会有第二次N型杂质的扩散。两层扩散叠加在一起沟道的浓度分布和结深就被精确控制住了。步骤5~7栅极——MOS的核心栅氧化在P-body区域上方生长一层SiO2厚度20~50nm对应Vgs耐受20~100V。栅氧化层的质量直接决定器件的阈值电压一致性和可靠性。多晶硅沉积在整片硅片上沉积一层多晶硅Poly-Si厚度约200~400nm。多晶硅需要磷掺杂使其具有导电性方块电阻约几十Ω/sq。多晶硅刻蚀用光刻干法刻蚀RIE反应离子刻蚀把多晶硅刻成条形栅极。栅极的宽度决定了沟道长度L这是LD-MOS最重要的尺寸参数之一。自对准的巧妙之处栅极形成后源漏N注入会利用栅极本身作为掩膜——杂质只能从栅极两侧没有被遮挡的区域注入源和漏自动对栅极对齐不需要额外的对版步骤。这大大减小了源漏与栅的重叠寄生电容。步骤8源漏N离子注入——第二次扩散的前奏在栅极作为掩膜的条件下进行N型杂质磷P或砷As离子注入形成N源区和N漏区。磷P原子半径较小注入后扩散能力强适合做深结漏区砷As原子半径大扩散能力弱适合做浅结源极——接触更好注入能量和剂量决定源漏区的结深和方块电阻。通常源漏结深在0.3~1μm量级。步骤9P Body Contact注入用光刻定义P区域紧邻源极的位置注入高剂量硼形成P体接触区。为什么要在源极旁边专门做一个P接触如果不把这个P区引出来P-body的电位会漂浮——当器件工作时P-body/源极之间的PN结可能正偏形成门锁Latch-up通路导致器件异常导通甚至损坏。P接触把P-body牢牢钉在源极电位消除了这个隐患。步骤10退火/驱入Drive-in——双扩散第二步器件性能的定海神针这是最关键的一步也是LD-MOS区别于普通MOS的核心。进行一次高温长时间退火通常900~1100°C30~120分钟在氮气或惰性气体中。这次退火有三个作用① 激活杂质让注入的磷、砷、硼原子占据晶格位置全部变成电活性② 结深展宽杂质向内部扩散N源/漏结深、P-body结深都增加③ P-body的横向浓度梯度形成沟道 这是理解LD-MOS的关键——在P-body和N-漂移区的交界处P型浓度从高到低有一个天然的浓度梯度。在栅极正压作用下这个梯度区域会在表面形成一个自适应的反型沟道。沟道的有效长度不是光刻定义的而是由两次扩散的浓度分布决定的——这就是双扩散名字的真正含义沟道长度由两次扩散的杂质分布差决定而不是由光刻精度决定。为什么这个设计很妙光刻机的最小线宽是有限的而双扩散可以在光刻分辨率之外通过杂质浓度分布的软控制得到更精确、更短的沟道长度。这个工艺在早期光刻精度有限的年代是实现短沟道MOSFET的关键技术。步骤11~13后段工艺——互连与封装接触孔刻蚀在氧化层上刻出接触孔暴露源、栅、漏区域的硅或多晶硅。金属溅射溅射一层Al-Si或Al-Cu-Si合金厚度约0.8~1.2μm通过光刻刻蚀形成源极、栅极、漏极的金属互连图形。铝是主要互连材料因为它的欧姆接触电阻低、与硅的粘附性好。钝化在金属层上沉积一层钝化介质SiON或SiO2保护芯片免受划伤和潮湿侵入。背面减薄与划片将硅片背面减薄到约200~300μm减小热阻然后划片成单颗芯片封装成SOT-23、SO-8、TSSOP等常见封装。四、LD-MOS的性能特点对电源设计意味着什么4.1 优势① 平面结构无深槽——工艺简单可与CMOS兼容LD-MOS可以很方便地集成到标准CMOS工艺里和控制逻辑做在同一颗芯片上。这就是为什么高压驱动IC里通常用LD-MOS做功率输出级——功率管和驱动电路一次性流片成本最优。② 阈值电压Vth由P-body浓度精确控制双扩散工艺可以独立控制沟道区的杂质浓度分布从而把Vth做到很精确的范围比如1.5~3V适合与3.3V/5V逻辑电平直接配合使用。③ 无门锁风险P body tie紧邻源极体接触设计消除了门锁效应器件在大电流下的可靠性更好。④ 高频特性好相对IGBT作为单极型器件只有多数载流子参与导电LD-MOS没有IGBT那样的少数载流子存储效应关断速度很快适合数MHz级别的开关应用。4.2 劣势与设计注意点① 导通电阻Ron随耐压快速增加这是LD-MOS最大的短板。由于漂移区承担全部耐压要做100V的LD-MOS漂移区必须足够厚、足够轻掺杂导致导通电阻很大。功率损耗里导通损耗占主导时LD-MOS就不划算了。② 芯片面积利用率低电流横向流动整个电流路径的面积都在芯片表面占用。相比之下垂直结构VD-MOS可以把电流垂直引到芯片背面节省表面面积。LD-MOS做100V/1A器件可能需要比VD-MOS大50%以上的芯片面积。③ 漂移区设计是取舍的艺术RESURF效应要求漂移区的厚度和掺杂浓度精确匹配——外延层太厚或太薄、浓度太高或太低都会降低击穿电压。实际设计中通常需要2~3次流片迭代才能找到最优漂移区参数。五、设计选型建议如果你在选型时遇到一颗LD-MOS可以从以下角度评估① 看应用电压等级20~40VLD-MOS导通电阻相对可控可以优先考虑60~100V导通损耗明显增加此时需要对比VD-MOS或SGT的Ron×A单位面积导通电阻指标100V以上LD-MOS的面积成本劣势明显通常选用VD-MOS或Super Junction② 看是否需要与控制电路单芯片集成需要集成到驱动IC里 → 必须选LD-MOSCMOS兼容分立功率器件选型 → 优先看VD-MOS/SGT③ 看开关频率LD-MOS属于单极型器件无少子存储关断损耗低适合数MHz级别但高频下Gate ChargeQg不要忽视驱动损耗会显著增加④ 看Body DiodeLD-MOS的体二极管是PN结二极管正向压降约0.7V不适合做同步整流的SR管GaN或SGT在此有优势六、从结构到电源完整逻辑链我们来总结一下LD-MOS的半导体结构如何最终影响电源性能code复制外延层N-浓度厚度设计 ↓ 漂移区电阻Ron,sp决定 ↓ 导通损耗P损 I²×Ron × 占空比 ↓ 电源效率轻载/满载 P-body双扩散浓度梯度 ↓ 沟道长度阈值电压Vth ↓ 器件开启特性 驱动损耗 ↓ 开关速度 动态损耗 RESURF效应漂移区场氧化层 ↓ 耐压/击穿电压余量 ↓ 安全工作区SOA 可靠性LD-MOS不是目前功率开关管的主流选择被VD-MOS/SGT/超结大量替代但在高压驱动IC单芯片集成、RF功放、Smart Power IC领域它依然是不可替代的结构。理解LD-MOS的工艺逻辑是理解整个功率器件演进路径的起点——下一代VD-MOS的垂直结构就是在LD-MOS基础上翻过来实现的。理解了LD-MOS再去看VD-MOS你会发现它们之间的演进关系非常清晰。
